不均一垂直不純物分布によるMOSFETのしきい値ばらつき制御
スポンサーリンク
概要
- 論文の詳細を見る
不純物のランダムな配置に起因するしきい値ばらつきの大きさを、垂直チャネル不純物分布が不均一である場合において計算することが可能な単純なモデルを考案した。本モデルによれば、チャネル表面付近のみ不純物濃度を下げることにより、所望のしきい値を得ながら均一基板濃度の場合よりもしきい値ばらつきを低減できることが予想される。このことを確認するため、ノンドープ・エピタキシャル成長層によりチャネルを形成したpMOSFETを作成し、しきい値ばらつきを測定したところ、予想どおりばらつきが低減されることを確認した。
- 社団法人電子情報通信学会の論文
- 1998-04-24
著者
-
辰巳 徹
NEC シリコンシステム研究所
-
古川 昭雄
日本電気(株)システムデバイス・基礎研究本部
-
古川 昭雄
Nec シリコンシステム研究所
-
竹内 潔
NEC システムデバイス・基礎研究本部 シリコンシステム研究所
-
竹内 潔
Nec シリコンシステム研究所
-
辰巳 徹
Nec シリコンシステム研
関連論文
- 弗素化アモルファスカ-ボン低誘電率膜の生成とULSI多層配線への適応 (特集 新材料の導入と半導体プロセス技術)
- スマートカードLSI混載用128KビットFeRAMマクロ
- 高疲労耐性を有する96KbitCMVP・FeRAMを搭載したコンタクトレス型スマートカード用LSI
- SiGe/Siフォトディテクタ搭載1Gb/sx8チャネルSi-OEICの開発
- マルチメディア時代へ向けた高速光通信用Si-ICの開発
- 2.4Gb/s光通信用MOS-プリアンプIC
- ギガビット動作CMOS-DEMUX
- C-12-31 冗長多値ロジックを用いた10Gb/s CMOS DEMUX IC
- Ku帯オンチップマッチシリコンMOSFET MMIC
- C-2-30 Ku帯オンチップマッチSi MOSFET MMIC
- 微細MOSFETを用いたSPSTスイッチ
- 2.4Gb/s CMOSワンチップ光通信受信IC
- 2.4Gb/s CMOS1チップ光受信器
- シリコン上のスパイラルインダクタのモデリング
- 0.15μm CMOS技術による3Gb/sマルチプレクサと11.8GHzプリスケーラ回路の開発
- 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
- ギガヘルツ動作CMOS光通信用IC
- 超高速シリコシLSIの課題と展望
- 3Gb/s CMOS 8:1マルチプレクサ
- 高耐雑音、適応型ゲインVCOを用いた0.18μm CMOSホットスタンバイPLL
- Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- SoC性能評価関数を用いた最適マルチ・トランジスタ・パラメータ設計の決定手法
- 不均一垂直不純物分布によるMOSFETのしきい値ばらつき制御
- 不均一垂直不純物分布によるMOSFETのしきい値ばらつき制御
- 選択成長層からの固相拡散による浅接合トランジスタ
- Ku帯オンチップマッチシリコンMOSFET MMIC
- 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
- 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
- 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
- プラズマCVDによる低誘電率絶縁膜堆積技術 (特集 半導体製造プロセス用ケミカルスの新展開(Part1))
- 異方性選択エピタキシャル成長を用いたギガビットDRAMコンタクト技術 : セルフアラインコンタクトパッドの形成