サブ100nmCMOSロジック用1.5nmゲート酸窒化膜におけるノックオン酸素の影響
スポンサーリンク
概要
- 論文の詳細を見る
トランジスタのしきい値制御用不純物注入時に生じるノックオン酸素が、サブ100nmCMOSロジック用の膜厚1.5nmゲート酸窒化膜の膜質および膜形成機構に与える影響を検討した。しきい値制御用の不純物イオン注入時、酸素が犠牲酸化膜からシリコン基板内へノックオンされる。ノックオン酸素を含むシリコン基板上に膜厚2nm以下の酸窒化膜を形成した場合、ノックオン酸素またはノックオン酸素により生じた欠陥により、膜厚制御性・膜の品質およびデバイス特性が劣化する。一方、しきい値制御用の不純物イオン注入を、犠牲酸化膜を用いず直接シリコン基板へ行った場合、ゲート絶縁膜の膜質劣化およびデバイス特性劣化を改善する事ができることが分かった。
- 社団法人電子情報通信学会の論文
- 2002-06-13
著者
-
最上 徹
Nec シリコンシステム研究所
-
東郷 光洋
NECエレクトロニクス株式会社
-
東郷 光洋
日本電気株式会社 シリコンシステム研究所
-
最上 徹
日本電気株式会社 シリコンシステム研究所
-
最上 徹
Necシステムデバイス研究所
関連論文
- (110)面基板上に作製したサブ100nm CMOSの電気特性
- (110)面基板上に作製したサブ100nmCMOSの電気特性(プロセスクリーン化と新プロセス技術)
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- TiSi_2 膜形成における Si表面アモルファス化の効果とSEDAM法
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- C-12-31 冗長多値ロジックを用いた10Gb/s CMOS DEMUX IC
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
- ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- ストライプトゲート真性半導体チャネルSOI-MOSFETのしきい値制御に関するシミュレーション
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- SoC性能評価関数を用いた最適マルチ・トランジスタ・パラメータ設計の決定手法
- ポリSi/SiO_2からのボロン拡散による浅い接合を有するPMOSFETの特性
- p^+ポリシリコンゲートMOS構造における極薄ゲート酸化膜信頼性
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- サブ100nmCMOSロジック用1.5nmゲート酸窒化膜におけるノックオン酸素の影響