64M DRAMの自動設計手法
スポンサーリンク
概要
- 論文の詳細を見る
今回開発した64MDRAMは0.35μm,CMOS2層アルミプロセスを使用し,10.1×20.97mm^2のチップ上に約1億5千万個の素子を集積し,電源電圧3.3Vにおいて読み出し時間50ナノ秒の高性能を実現した.本DRAM設計にあたっては回路設計,回路シミュレーション,レイアウト設計,レイアウト検証に従来手法を生かした,メモリ設計に最適なCAD技術を導入し,設計のTATを大幅に短縮すると共に機能,動作速度等の目標性能を達成することが出来た.
- 一般社団法人情報処理学会の論文
- 1993-10-28
著者
-
奥田 高
Nec Ulsiデバイス開発研究所
-
鶴岡 義丈
NEC LSI事業本部メモリ事業部
-
奥秋 勝己
NEC LSI事業本部メモリ事業部
-
松原 靖
NEC LSI事業本部メモリ事業部
-
塚田 浩二郎
NEC LSI事業本部ULSIシステム開発研究所
-
関根 順一
NECアイシーマイコンシステム
-
安田 由美子
NECアイシーマイコンシステム
-
安田 由美子
Necアイシーマイコンシステム(株)