フラッシュメモリー過剰消去メカニズムの解析 : スケーリング則に対する新しい制約
スポンサーリンク
概要
- 論文の詳細を見る
NOR型フラッシュメモリーセルのソース及びフローティングゲート電極の最適化を行った.ソースとフローティングゲートの重なり領域を大きくすれば,トンネル酸化膜の膜質,書き込み/消去繰り返し特性が向上することがわかった.消去領域上に20個以上のグレインが存在するようなポリシリコンをフローティングゲートに使用すれば,過剰消去が抑制できることもわかった.過剰消去が発生するメカニズムとして,酸化膜の谷モデルを提案する.ポリシリコン粒界の直下で高濃度にリンがドープされた酸化膜が過剰消去の原因となっている.セルサイズの縮小とともにポリシリコングレインも縮小する必要があるというスケーリング則に対する新しい制約も提案する.現在のプロセス技術のままでは,16Mが限界の容量になる.
- 社団法人電子情報通信学会の論文
- 1995-06-23
著者
-
北野 友久
Necエレクトロニクス株式会社
-
北野 友久
NEC Electronics Corporation
-
北野 友久
日本電気(株)
-
堀川 貢弘
日本電気(株)
-
岡澤 武
NEC
-
久保田 大志
NEC ULSIデバイス開発研究所
-
村松 諭
日本電気ULSIデバイス開発研究所
-
堀川 貢弘
日本電気(株)ulsiデバイス開発研究所
-
久保田 大志
日本電気(株)ULSIデバイス開発研究所
-
村松 諭
日本電気(株)ULSIデバイス開発研究所
-
児玉 典昭
日本電気(株)ULSIメモリ事業部
-
岡澤 武
日本電気(株)ULSIデバイス開発研究所
関連論文
- 多層銅配線とハイブリッドLow-k構造(porous-PAr/porous-SiOC(k=2.3/2.3)を用いた密着性の研究と密着性エネルギーの改善(配線・実装技術と関連材料技術)
- TiバリアメタルによるCu配線信頼性向上
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- ゲッタリングがデバイス特性に与える影響
- ダイナミックビット線ラッチ(DBL)書込み機能を搭載した3.3V単一電源64Mbフラッシュメモリ
- LEC GaAs結晶中の局所歪み : II. LEC GaAgにおける偏析現象
- 超LSI用Siウエハ表面の新しい検査技術(超LSIの良品率の秘密を探る)
- 256Mフラッシュメモリ用0.54μm^2 SAHF(Self-Aligned HSG Floating gate)セル
- フラッシュメモリ保持信頼性とフローティングゲート/トンネル酸化膜界面
- フラッシュメモリー過剰消去メカニズムの解析 : スケーリング則に対する新しい制約
- 2段階消去法によるフラッシュメモリ消去しきい値制御
- SOI基板で増速酸化が生じる臨界Cu汚染量