多層銅配線とハイブリッドLow-k構造(porous-PAr/porous-SiOC(k=2.3/2.3)を用いた密着性の研究と密着性エネルギーの改善(配線・実装技術と関連材料技術)
スポンサーリンク
概要
- 論文の詳細を見る
45-nm nodeデバイスのCu/low-kパターンの実際の構造を用いた密着性を4 point-bending (4PB)とmodified edge lift-off tests (m-ELT)で比較した。ポーラスポリアリレン(p-PAr)/ポーラスSiOC (p-SiOC) (k=2.3/2.3)の積層ハイブリッドLow-kのデユアルダマシン配線構造を評価した。m-ELTと4PBで実際のパターン構造では違った箇所で剥離した。加えて、それぞれの剥離界面の密着エネルギーは異なる処理プロセスで1.6倍以上に改善した。
- 2008-02-01
著者
-
中村 直文
株式会社半導体先端テクノロジーズ
-
田上 政由
NECエレクトロニクスLSI基礎開発研究所
-
関根 誠
NECエレクトロニクス株式会社
-
宮島 秀史
(株)東芝セミコンダクター社
-
宇佐美 達矢
NECエレクトロニクス(株)
-
側瀬 聡文
東芝株式会社
-
北野 友久
NECエレクトロニクス(株)
-
北野 友久
Necエレクトロニクス株式会社
-
香川 恵永
ソニー株式会社
-
榎本 容幸
ソニー株式会社
-
宇佐美 達矢
Necエレクトロニクス株式会社
-
渡邊 桂
東芝株式会社
-
亀嶋 隆季
ソニー株式会社
-
増田 秀顕
東芝株式会社
-
島田 美代子
東芝株式会社
-
中村 直文
東芝株式会社
-
宮島 秀史
東芝株式会社
-
成瀬 宏
東芝株式会社
-
北野 友久
NEC Electronics Corporation
-
北野 友久
日本電気(株)
-
成瀬 宏
東芝
-
田上 政由
Necエレクトロニクス株式会社lsi基礎開発研究所
関連論文
- 短TATシリル化ポーラス・シリカ(k=2.1)を用いた32nmノード対応Ultralow-k/Cuデュアルダマシン配線技術(配線・実装技術と関連材料技術)
- 多層銅配線とハイブリッドLow-k構造(porous-PAr/porous-SiOC(k=2.3/2.3)を用いた密着性の研究と密着性エネルギーの改善(配線・実装技術と関連材料技術)
- Ultra Low-k 膜(k=2.0)及び選択的バリア層CuSiNを適用した32nm世代向けCu配線技術
- RIEプラズマ耐性の持つ、ポーラスPE-CVD SiOC膜(k
- グリーンIT対応のフル多孔質low-k配線技術 : 無欠陥化に向けた材料・プロセス・配線構造の統合設計(配線・実装技術と関連材料技術)
- 低コストと高性能を両立させた65nmノード対応多層配線技術(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 極薄ポアシールを用いた65nm-node対応多層配線(低誘電率層間膜,配線材料及び一般)
- 低酸素Cu合金を用いた45nm世代LSI対応デュアルダマシン配線(低誘電率層間膜,配線材料及び一般)
- 層間絶縁膜の空孔構造制御によるULSIデバイスの低消費電力化
- Tiバリア表面窒化プロセスによる低抵抗・高信頼性Cu配線の開発(配線・実装技術と関連材料技術)
- 一括後抜きプロセスを用いた低コストエアギャップ配線技術(配線・実装技術と関連材料技術)
- ポーラス Low-k/Cu 配線におけるダメージ修復技術
- 130, 90, 65nm及びそれ以降の多層配線技術における low-k 絶縁膜技術
- 130, 90, 65nm及びそれ以降の多層配線技術におけるlow-k絶縁膜技術
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象( : 低誘電率層間膜及び配線技術)
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- C-12-4 高密度貫通電極スペーサーを用いたワイドバスCoC(C-12.集積回路A(設計・テスト・実装技術),エレクトロニクス2)
- TiバリアメタルによるCu配線信頼性向上
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- 吸湿によるヴィア不良のメカニズム及び45nm世代多層配線デザインへの影響(低誘電率層間膜,配線材料及び一般)
- 45nm node 向け塗布ポーラス low-k 膜の材料設計
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- EUVリソグラフィーを用いた70nmピッチCu/ポーラス低誘電率膜デュアルダマシンインテグレーションの基礎検討(配線・実装技術と関連材料技術)
- 耐水性分子細孔SiOCH膜中に形成された高信頼CoWBメタル被覆Cu配線(配線・実装技術と関連材料技術)
- 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- プラズマ重合法によるLow-k有機高分子膜成長技術とその応用( : 低誘電率層間膜及び配線技術)
- 低誘電率有機膜を用いたCuダマシン多層配線プロセス設計とその実証
- ゲッタリングがデバイス特性に与える影響
- 高性能配線技術 (特集 半導体プロセス技術)
- 45nm CMOSアプリケーション毎の配線構造最適化のための設計コンセプト:ASIS(低誘電率層間膜,配線材料及び一般)
- 微細銅配線において車載信頼性を実現するための新抵抗率評価手法(配線・実装技術と関連材料技術)
- 低誘電率F添加SiO_2膜CVD技術
- コンタクト底部のSi表面状態によるコンタクト抵抗の劣化
- 目ずれマージンを確保した多層ハードマスク法によるデュアルダマシン形成(低誘電率層間膜,配線材料及び一般)
- LEC GaAs結晶中の局所歪み : II. LEC GaAgにおける偏析現象
- Cu-Ag合金シードを用いたCu配線の信頼性改善
- 超LSI用Siウエハ表面の新しい検査技術(超LSIの良品率の秘密を探る)
- パワースイングスパッタ法を用いたMOCVD-Cu配線用TaN膜の評価
- フラッシュメモリー過剰消去メカニズムの解析 : スケーリング則に対する新しい制約
- SOI基板で増速酸化が生じる臨界Cu汚染量
- 耐水性分子細孔SiOCH膜中に形成された高信頼CoWBメタル被覆Cu配線
- 新プリカーサーを用いた低透水性バリアLow-k SiC膜(k
- 新プリカーサーを用いた低透水性バリア Low-k SiC 膜(k