SOI基板で増速酸化が生じる臨界Cu汚染量
スポンサーリンク
概要
- 論文の詳細を見る
近年、活性層厚さ0.1um以下のSOI基板は、高速、低消費電力デバイスへの応用が盛んである。しかし、埋め込み酸化膜が重金属拡散バリアとして働くため、活性層が薄膜化するにつれ、デバイス領域の汚染濃縮化が深刻になると思われる。我々は、CuをSOI基板に強制汚染し熱酸化すると、Cu汚染の濃縮化によって起こる増速酸化現象に着目し、各種活性層厚さに対して増速酸化物密度とCu汚染量の関係を調べた。その結果、各々の活性層厚さに対し増速酸化を誘起する臨界Cu汚染量が存在し、その臨界Cu汚染量は活性層厚さの一次関数なることが分かった。特に、活性層厚さO.1μmでは、10^<12>atoms/cm^2付近で増速酸化物が形成される可能性があり、デバイス作製プロセス汚染レベルは、1O^<12>atoms/cm^2以下にする必要がある。
- 社団法人電子情報通信学会の論文
- 1997-03-13
著者
-
北野 友久
日本電気(株)ulsiデバイス開発研究所
-
北野 友久
日本電気(株)
-
菊池 浩昌
日本電気(株)ulsiデバイス開発研究所
-
小此木 堅祐
日本電気(株) ULSIデバイス開発研究所
-
小此木 堅祐
日本電気(株)ulsiデバイス開発研究所
-
浜田 耕治
日本電気(株)ULSIデバイス開発研究所
関連論文
- 多層銅配線とハイブリッドLow-k構造(porous-PAr/porous-SiOC(k=2.3/2.3)を用いた密着性の研究と密着性エネルギーの改善(配線・実装技術と関連材料技術)
- TiバリアメタルによるCu配線信頼性向上
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- ゲッタリングがデバイス特性に与える影響
- LEC GaAs結晶中の局所歪み : II. LEC GaAgにおける偏析現象
- 超LSI用Siウエハ表面の新しい検査技術(超LSIの良品率の秘密を探る)
- SIMOX基板に含まれる金属不純物の混入原因
- フラッシュメモリー過剰消去メカニズムの解析 : スケーリング則に対する新しい制約
- SOI基板で増速酸化が生じる臨界Cu汚染量
- 低コストなパワ-IC用貼り合わせSOI基板 (特集 デバイスに高性能化をもたらすSOI基板)
- 縦型DMOSFET出力タイプ・パワーIC用貼り合わせSOI基板
- ULSIのデバイス不良と製造プロセスの解析 (LSIの評価・解析技術特集) -- (製造プロセス評価解析技術)
- エッチング/AFM法による拡散層の2次元分布評価