多値フラッシュメモリ用書込方式の検討

スポンサーリンク

概要

• 論文の詳細を見る

• 最近、フラッシュメモリなどにおいて大容量化の1手法として多値セル技術が注目されている。多値セル技術とは、1メモリセルに3値以上のデータを記憶させることにより、メモリセル数以上のビット容量を実現するもので、微細化技術に頼らず大容量化を行うことができる。フラッシュメモリにおいて、多値を実現するためには書込時のしきい値制御を正確に行う必要がある。今回、多値フラッシュメモリに適したメモリセルしきい値制御方式(以降、書込方式と記述する)の検討を行い、実際にTEGを作成し比較を行ったので報告する。

• 社団法人電子情報通信学会の論文
• 1997-08-13

著者

• 平川 剛

  Nec 第2メモリ事業部

• 菅原 寛

  Nec Ulsiデバイス開発研究所

• 佐藤 敏哉

  Nec Ulsiデバイス開発研究所

• 竹島 俊夫

  NEC

• 竹島 俊夫

  NEC ULSIデバイス開発研究所

• 増田 肇

  NEC 第2メモリ事業部

• 須藤 直昭

  NEC ULSIデバイス開発研究所

• 大川 真賢

  NEC ULSIデバイス開発研究所

• 佐藤 敏哉

  NEC 第2メモリ事業部

関連論文

• 多分割アレイ構造を有する30ns 256Mb DRAM
• 不揮発性メモリ用高速読み出し方式の検討
• 多値フラッシュメモリ用書込方式の検討
• FN-NOR型4値セルを用いた98mm^2、64Mbフラッシュメモリ
• ダイナミックビット線ラッチ(DBL)書込み機能を搭載した3.3V単一電源64Mbフラッシュメモリ
• 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
• 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
• 高電圧発生回路の面積最適化設計手法の検討
• 多値メモリ用センスアンプの検討

スポンサーリンク