不揮発性メモリとそのスケーリング
スポンサーリンク
概要
- 論文の詳細を見る
種々のフラッシュメモリのうち, NOR型, NAND型, AND型, DINOR型, 更に強誘電体メモリについて, それぞれの構造に起因する特徴を概観する. 特にそれらメモリセル構造に起因し, 今後の大容量化, スケーリングの観点からみた特徴についても触れる. また, フラッシュメモリ共通のキーパーツである絶縁膜の薄膜化, ゲート長のスケーリングに対する今後の展望について述べる.
- 社団法人電子情報通信学会の論文
- 1996-05-25
著者
-
木村 勝高
(株)日立製作所中央研究所
-
小山 健一
日本電気(株)ulsiデバイス開発研究所
-
有留 誠一
(株)東芝マイクロエレクトロニクス技術研究所
-
味香 夏夫
(株)GENUSION
-
有留 誠一
株式会社東芝 セミコンダクター社 マイクロエレクトロニクス技術研究所
-
味香 夏夫
三菱電機株式会社ULSI開発研究所
-
小山 健一
日本電気株式会社ulsiデバイス開発研究所
-
有留 誠一
(株)東芝マイクロエレクトロニクス研究所
-
小山 健一
日本電気ulsiデバイス開発研究所メモリ開発部
関連論文
- コンテンツ配信用ギガスケールAG-AND型フラッシュメモリセル
- AND型フラッシュメモリの動向
- 3V単一電源フラッシュメモリのビット毎制御書換え方式の検討
- 3V単一電源フラシュメモリのワードデコーダ回路方式の検討
- 3V単一電源フラッシュメモリの書込みパルス幅べき乗比印加方式の検討
- 5. 大容量データストレージ技術 5-4 大容量フラッシュメモリ (大規模データ処理を支えるエレクトロニクス : マルチメディア世界の到来に向けて)
- 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
- 不揮発DRAM用高耐性・低電力回路技術
- STIプロセス技術を用いた130mm^2 256Mbit NAND型 Flash EEPROM
- 高速・低電力強誘電体メモリを実現する新読み出し回路方式
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討(マイクロ・プロセッサ,ニューラルネットワーク)
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討
- 中性 trap 生成の解析に基づいた新しいゲート酸化膜破壊モデルの提案
- 電流ストレスによりSi熱酸化膜界面近傍に生成された中性trap密度の評価手法の提案
- 電流ストレスによりSi熱酸化膜界面近傍に生成された中性trap密度の評価手法の提案
- ベリッドチャネル形nMOSFETによるソース/ドレーン対称構造のフラッシュメモリセル(ディープサブミクロンMOSトランジスタ技術小特集)
- 3.3V単一電源、16MビットDINOR型フラッシュメモリ
- DINORフラッシュメモリの動向
- 3V単一電源DINOR型フラッシュメモリ
- PchセルによるDINORフラッシュメモリのスケーラビリティの向上
- NOR型フラッシュメモリにおける過剰消去検出手法とその応用
- 2.5V電源フラッシュメモリにおける高精度基準電圧発生回路
- ビット線クランプ方式によるフラッシュメモリ高速読出し動作の検討
- フラッシュメモリにおける高効率高電圧並びに高精度基準電圧発生回路
- フラッシュメモリにおけるウェルデコード消去方式の検討
- フラッシュメモリにおける可変ワード線電圧を用いた高信頼化書込み技術
- FN-NOR型4値セルを用いた98mm^2、64Mbフラッシュメモリ
- ロジック混載用フラッシュメモリセルの検討
- フラッシュメモリの信頼性
- Shallow Trench Isolation (STI)を用いた高密度・多値NANDフラッシュメモリ
- 不揮発性メモリとそのスケーリング
- サブ100nm時代の半導体プロセス・製造技術の展望 (特集 最先端半導体デバイスの生産を実現するベストソリューション)
- 0.1μm時代の半導体製造・検査技術の展望 (特集 最新の半導体技術とその応用) -- (半導体製造・検査システム)
- 2段階消去法によるフラッシュメモリ消去しきい値制御
- フラッシュメモリー,最近の話題