ベリッドチャネル形nMOSFETによるソース/ドレーン対称構造のフラッシュメモリセル(<小特集>ディープサブミクロンMOSトランジスタ技術小特集)
スポンサーリンク
概要
- 論文の詳細を見る
フラッシュメモリでは,メモリセルへの書き込みはチャネルホットエレクトロン注入を用い,消去はFNトンネリングを用いて行う.そのため,高い印加電圧が必要である. メモリセル構造は,効率的に書き込み/消去を行うためにソース/ドレーン非対称構造となっている.微細化を進めて行くうえで, これらの動作電圧の高いことやソース/ドレーンが非対称構造であることが問題となる. これらの問題に対し,べリッドチャネル形nMOSFETを用いたメモリセルを試作し,ホットキャリヤ注入効率を向上させ,低電源電圧化,対称構造化を図った.更に, フローテイングゲートに窒素を注入することでトンネル酸化膜の信頼性を向上させた.
- 社団法人電子情報通信学会の論文
- 1996-06-25
著者
-
三好 寛和
三菱電機(株) Ulsi開発研究所
-
尾田 秀一
三菱電機株式会社ulsi開発研究所
-
味香 夏夫
(株)GENUSION
-
上野 修一
三菱電機株式会社ULSI開発研究所
-
味香 夏夫
三菱電機株式会社ULSI開発研究所
-
犬右 昌秀
三菱電機株式会社ULSI開発研究所
-
三好 寛和
三菱電機株式会社ULSI開発研究所
関連論文
- 高信頼性と高性能を両立するシステムオンチップ対応CMOS
- 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
- 三次元デバイスシミュレーションを用いたSOI MOSFETにおける寄生MOSFETの解析
- 中性 trap 生成の解析に基づいた新しいゲート酸化膜破壊モデルの提案
- 電流ストレスによりSi熱酸化膜界面近傍に生成された中性trap密度の評価手法の提案
- 電流ストレスによりSi熱酸化膜界面近傍に生成された中性trap密度の評価手法の提案
- ベリッドチャネル形nMOSFETによるソース/ドレーン対称構造のフラッシュメモリセル(ディープサブミクロンMOSトランジスタ技術小特集)
- ディープサブミクロン領域におけるACホットキャリヤ劣化寿命予測シミュレーション(ディープサブミクロンMOSトランジスタ技術小特集)
- デバイス/回路シミュレータの結合
- 3.3V単一電源、16MビットDINOR型フラッシュメモリ
- DINORフラッシュメモリの動向
- 3V単一電源DINOR型フラッシュメモリ
- PchセルによるDINORフラッシュメモリのスケーラビリティの向上
- NOR型フラッシュメモリにおける過剰消去検出手法とその応用
- UV-O_2酸化を用いた低温ゲート酸化膜形成
- UV-O_2酸化を用いた低温ゲート酸化膜形成
- 不揮発性メモリとそのスケーリング
- フラッシュメモリー,最近の話題