電流ストレスによりSi熱酸化膜界面近傍に生成された中性trap密度の評価手法の提案
スポンサーリンク
概要
- 論文の詳細を見る
繰り返しの電界スキャンに対して再現性を有する非定常なStress-Induced Leakage Current(SILC)成分に着目し、trapモデルを提案しリーク電流機構について検討した。被弾性なphonon-assisted tunneling過程を定式化することにより、中性trapへの電子充電過程によってSILC成分の振る舞いを完全に記述することができた。更に、t-J特性の振る舞いを解析することにより、中性trapの空間密度分布が得られることを見いだした。この解析により、中性trap生成にholeが深く関わっていることを確認した。
- 社団法人電子情報通信学会の論文
- 1997-04-24
著者
-
榊原 清彦
三菱電機(株)LSI研究所
-
三好 寛和
三菱電機(株) Ulsi開発研究所
-
味香 夏夫
(株)GENUSION
-
味香 夏夫
三菱電機(株)
-
味香 夏夫
三菱電機株式会社ULSI開発研究所
-
榊原 清彦
三菱電機
-
三好 寛和
三菱電機(株)
-
榊原 清彦
三菱電機(株)
関連論文
- HDTVカメラ用1インチ150万画素IT-CCD撮像素子(論文固体撮像技術)
- 5)HDTVカメラ用1インチ150万画素IT-CCD撮像素子(〔情報入力研究会コンシューマエレクトロニクス研究会〕合同)
- HDTVカメラ用1"150万画素IT-CCD撮像素子 : 情報入力,コンシューマエレクトロニクス
- 2-10 ハイビジョンカメラ用1" 150万画素IT-CCD撮像素子
- 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
- 三次元デバイスシミュレーションを用いたSOI MOSFETにおける寄生MOSFETの解析
- 中性 trap 生成の解析に基づいた新しいゲート酸化膜破壊モデルの提案
- 電流ストレスによりSi熱酸化膜界面近傍に生成された中性trap密度の評価手法の提案
- 電流ストレスによりSi熱酸化膜界面近傍に生成された中性trap密度の評価手法の提案
- ベリッドチャネル形nMOSFETによるソース/ドレーン対称構造のフラッシュメモリセル(ディープサブミクロンMOSトランジスタ技術小特集)
- ディープサブミクロン領域におけるACホットキャリヤ劣化寿命予測シミュレーション(ディープサブミクロンMOSトランジスタ技術小特集)
- デバイス/回路シミュレータの結合
- 3.3V単一電源、16MビットDINOR型フラッシュメモリ
- DINORフラッシュメモリの動向
- 3V単一電源DINOR型フラッシュメモリ
- PchセルによるDINORフラッシュメモリのスケーラビリティの向上
- NOR型フラッシュメモリにおける過剰消去検出手法とその応用
- UV-O_2酸化を用いた低温ゲート酸化膜形成
- UV-O_2酸化を用いた低温ゲート酸化膜形成
- 不揮発性メモリとそのスケーリング
- フラッシュメモリー,最近の話題