3V単一電源DINOR型フラッシュメモリ
スポンサーリンク
概要
- 論文の詳細を見る
DINOR(DIvided bit-line NOR)と名付けた新しいNOR型セルを開発した。新奇セルは主副のビット線を持ち、8個のスタックゲートセルと1個の選択トランジスタよりなる基本ユニットで構成されている。この構造とFN書込,FN消去動作を組み合せることにより、低消費電力、3V単一電源、高速データ転送、高速ランダムアクセス出勝つ、セクタ消去のフラッシュメモリを実現できた。ディスターブおよび書換え耐性も良好である。さらに、自己整合埋め込みコンタクト、Wプラグ技術等により、0.5μmCMOSプロセスで2.88μm2のセルサイズを得ることができた。
- 社団法人電子情報通信学会の論文
- 1993-05-28
著者
-
福本 敦
三菱電機lsi研究所
-
三好 寛和
三菱電機(株) Ulsi開発研究所
-
味香 夏夫
(株)GENUSION
-
味香 夏夫
三菱電機株式会社ULSI開発研究所
-
小林 真一
三菱電機株式会社ULSI開発研究所
-
九ノ里 勇一
三菱電機株式会社ULSI開発研究所
-
小野田 宏
三菱電機LSI研究所
-
九ノ里 勇一
三菱電機LSI研究所
-
小林 真一
三菱電機LSI研究所
-
大井 誠
三菱電機LSI研究所
-
味香 夏夫
三菱電機LSI研究所
-
畑中 正宏
三菱電機LSI研究所
-
三好 寛和
三菱電機LSI研究所
-
小野田 宏
三菱電機先端技術総合研究所ULSI開発研究所
-
畑中 正宏
三菱電機先端技術総合研究所ULSI開発研究所
-
味香 夏夫
三菱電機lsi研
関連論文
- 1p-KK-11 高分解能電子顕微鏡用Imaging Energy Analyserの製作と応用(II)
- 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
- 2p-E-12 金(111)結晶表面原子高分解能電子顕微鏡による観察
- 三次元デバイスシミュレーションを用いたSOI MOSFETにおける寄生MOSFETの解析
- 中性 trap 生成の解析に基づいた新しいゲート酸化膜破壊モデルの提案
- 電流ストレスによりSi熱酸化膜界面近傍に生成された中性trap密度の評価手法の提案
- 電流ストレスによりSi熱酸化膜界面近傍に生成された中性trap密度の評価手法の提案
- ベリッドチャネル形nMOSFETによるソース/ドレーン対称構造のフラッシュメモリセル(ディープサブミクロンMOSトランジスタ技術小特集)
- ディープサブミクロン領域におけるACホットキャリヤ劣化寿命予測シミュレーション(ディープサブミクロンMOSトランジスタ技術小特集)
- デバイス/回路シミュレータの結合
- 3.3V単一電源、16MビットDINOR型フラッシュメモリ
- DINORフラッシュメモリの動向
- 3V単一電源DINOR型フラッシュメモリ
- PchセルによるDINORフラッシュメモリのスケーラビリティの向上
- NOR型フラッシュメモリにおける過剰消去検出手法とその応用
- 3a-F-8 半導体メモリー素子の断面構造観察
- 29a-H-5 Au及びSi中の点欠陥の高分解能電子顕微鏡による観察
- UV-O_2酸化を用いた低温ゲート酸化膜形成
- UV-O_2酸化を用いた低温ゲート酸化膜形成
- 不揮発性メモリとそのスケーリング
- 集束イオンビーム露光(半導体素子 : リソグラフィ)
- フラッシュメモリー,最近の話題