NOR型フラッシュメモリにおける過剰消去検出手法とその応用
スポンサーリンク
概要
- 論文の詳細を見る
過剰消去ビット検出手法は,メモリセルのソース線をバイアスした状態で読み出しを行う過剰消去ビットのマスク手法であり,これによってしきい値の検出下限が広がる.さらに,ソース線バイアス手法を利用して,過剰消去ビットの回復プログラムを行うことを提案した.これらの技術を適用し,消去時のメモリセルのしきい値分布を狭くすることができることを示した.ソース線バイアス手法では,センスアンプの電源, 接地ノードを周辺回路のそれと分離し,メモリアレイのソース線,センスアンプの電源/接地レベルをシフトすることで従来のセンスアンプ技術をそのまま利用できることを示した.このソース線バイアス手法を用いた消去シーケンスは今後のNOR型フラッシュメモリの低電圧化に有用な技術である.
- 社団法人電子情報通信学会の論文
- 1994-12-16
著者
-
寺田 康
三菱電機株式会社ulsi開発研究所
-
三原 雅章
(株)GENUSION
-
味香 夏夫
(株)GENUSION
-
吉原 務
早稲田大学大学院情報生産システム研究科
-
河井 伸治
株式会社ルネサステクノロジ
-
味香 夏夫
三菱電機株式会社ULSI開発研究所
-
味香 夏夫
三菱電機ULSI開発研究所
-
宮脇 好和
三菱電機ULSI研究所
-
中山 武志
三菱電機ULSI研究所北伊丹製作所
-
三原 雅章
三菱電機ULSI研究所
-
河井 伸治
三菱電機ULSI研究所
-
大川 実
三菱電機ULSI研究所北伊丹製作所
-
畑中 正広
三菱電機ULSI研究所
-
寺田 康
三菱電機ULSI研究所
-
吉原 務
三菱電機ULSI研究所
-
吉原 務
早稲田大学大学院
-
大川 実
三菱電機ulsi開発研究所
関連論文
- 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- Gate-Protected Poly-Diode型チャージポンプを用いた1.8V単一電源16Mbit-DINOR型BGOフラッシュメモリ
- 動的安定性を用いたセルレシオの小さいSRAM用メモリセル(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- ソフトエラー対策としてのSuperSRAM技術(集積エレクトロニクス)
- 中性 trap 生成の解析に基づいた新しいゲート酸化膜破壊モデルの提案
- 電流ストレスによりSi熱酸化膜界面近傍に生成された中性trap密度の評価手法の提案
- 電流ストレスによりSi熱酸化膜界面近傍に生成された中性trap密度の評価手法の提案
- ベリッドチャネル形nMOSFETによるソース/ドレーン対称構造のフラッシュメモリセル(ディープサブミクロンMOSトランジスタ技術小特集)
- 3.3V単一電源、16MビットDINOR型フラッシュメモリ
- DINORフラッシュメモリの動向
- 3V単一電源DINOR型フラッシュメモリ
- PchセルによるDINORフラッシュメモリのスケーラビリティの向上
- 高速版64Mフラッシュメモリ (特集 IT社会に貢献する半導体)
- NOR型フラッシュメモリにおける過剰消去検出手法とその応用
- 低電圧フラッシュメモリのワード線ブースト方式と行冗長方式
- 不揮発性メモリとそのスケーリング
- 16Mビットフラッシュメモリ技術 (メモリ・マイクロコンピュ-タ) -- (最先端デバイス技術)
- 不揮発性半導体メモリ (記憶特集) -- (記憶デバイス)
- DRAM技術を使用した新型SRAM(集積エレクトロニクス)
- MRAMに適したパイプライン型セルフリファレンス手法の検討(新メモリ技術とシステムLSI)
- DRAM技術を用いて特性を改善した16M SRAM(新メモリ技術とシステムLSI)
- フラッシュメモリ (技術革新を担う材料技術-上-)
- C-12-41 メモリ高速インタフェースのスルーレート制御手法(C-12. 集積回路D(メモリ), エレクトロニクス2)
- フラッシュメモリー,最近の話題