DRAM技術を用いて特性を改善した16M SRAM(新メモリ技術とシステムLSI)
スポンサーリンク
概要
- 論文の詳細を見る
0.15umのDRAM技術とTFT技術を用いてメモリセルサイズが0.98um^2の16M低消費電力SRAMを開発した。新技術を用いたメモリセルは特別な投資もなく十分な低消費電力と低コスト、更に低ソフトエラー耐量を実現した。更にSRAMと完全な互換性も確保したことにより、一般産業と携帯端末のSRAMユーザーにおいては、この新構造SRAM採用の動きが進んでいる。
- 社団法人電子情報通信学会の論文
- 2006-04-06
著者
-
中嶋 泰
(株)ルネサステクノロジ
-
吉原 務
早稲田大学大学院情報生産システム研究科
-
木原 雄治
ルネサステクノロジ
-
木原 雄治
ルネサスエレクトロニクス株式会社
-
中嶋 泰
ルネサステクノロジ
-
井筒 隆
ルネサステクノロジ
-
中本 正幸
ルネサステクノロジ
-
吉原 務
早稲田大学大学院
関連論文
- 招待講演 回路およびデバイス工夫による極低電圧動作SRAMの実現--非対称MOSFETおよびフォワードボディーバイアス技術を用いた0.5V 100MHz PD-SOI SRAMの開発 (集積回路)
- 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
- 動的安定性を用いたセルレシオの小さいSRAM用メモリセル(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- ソフトエラー対策としてのSuperSRAM技術(集積エレクトロニクス)
- 3.3V単一電源、16MビットDINOR型フラッシュメモリ
- NOR型フラッシュメモリにおける過剰消去検出手法とその応用
- 回路およびデバイス工夫による極低電圧動作SRAMの実現 : 非対称MOSFETおよびフォワードボディーバイアス技術を用いた0.5V 100MHz PD-SOI SRAMの開発(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- DRAM技術を使用した新型SRAM(集積エレクトロニクス)
- MRAMに適したパイプライン型セルフリファレンス手法の検討(新メモリ技術とシステムLSI)
- DRAM技術を用いて特性を改善した16M SRAM(新メモリ技術とシステムLSI)
- C-12-41 メモリ高速インタフェースのスルーレート制御手法(C-12. 集積回路D(メモリ), エレクトロニクス2)
- 8T DP-SRAMセルのライトディスターブ特性を改善するビット線イコライズ回路を備えた28nm DP-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 8T DP-SRAMセルのライトディスターブ特性を改善するビット線イコライズ回路を備えた28nm DP-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)