MRAMに適したパイプライン型セルフリファレンス手法の検討(新メモリ技術とシステムLSI)
スポンサーリンク
概要
- 論文の詳細を見る
本論文ではメモリセルの製造ばらつきによらずセンス可能な読み出し手法とその高速化手法について提案する。
- 社団法人電子情報通信学会の論文
- 2006-04-06
著者
-
吉原 務
早稲田大学大学院情報生産システム研究科
-
木原 雄治
ルネサステクノロジ
-
木原 雄治
(株)ルネサステクノロジ
-
岡村 怜王奈
早稲田大学大学院情報生産システム研究科
-
岡村 怜王奈
早稲田大学大学院
-
木原 雄治
ルネサスエレクトロニクス株式会社
-
大石 司
(株)ルネサステクノロジ
-
木村 史法
早稲田大学大学院
-
金 泰潤
早稲田大学大学院
-
松井 悠亮
早稲田大学大学院
-
吉原 務
早稲田大学大学院
関連論文
- 招待講演 回路およびデバイス工夫による極低電圧動作SRAMの実現--非対称MOSFETおよびフォワードボディーバイアス技術を用いた0.5V 100MHz PD-SOI SRAMの開発 (集積回路)
- 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
- 動的安定性を用いたセルレシオの小さいSRAM用メモリセル(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- ソフトエラー対策としてのSuperSRAM技術(集積エレクトロニクス)
- 3.3V単一電源、16MビットDINOR型フラッシュメモリ
- NOR型フラッシュメモリにおける過剰消去検出手法とその応用
- 回路およびデバイス工夫による極低電圧動作SRAMの実現 : 非対称MOSFETおよびフォワードボディーバイアス技術を用いた0.5V 100MHz PD-SOI SRAMの開発(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア(新メモリ技術, メモリ応用技術, 一般)
- 低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア
- DRAM技術を使用した新型SRAM(集積エレクトロニクス)
- MRAMに適したパイプライン型セルフリファレンス手法の検討(新メモリ技術とシステムLSI)
- DRAM技術を用いて特性を改善した16M SRAM(新メモリ技術とシステムLSI)
- 自動車用MCU対応 8kB EEPROMエミュレーションデータフラッシュモジュールと混載フラッシュの動向(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- C-12-41 メモリ高速インタフェースのスルーレート制御手法(C-12. 集積回路D(メモリ), エレクトロニクス2)
- 動的安定性を用いたセルレシオの小さいSRAM用メモリセル (コンシューマエレクトロニクス)
- 8T DP-SRAMセルのライトディスターブ特性を改善するビット線イコライズ回路を備えた28nm DP-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 8T DP-SRAMセルのライトディスターブ特性を改善するビット線イコライズ回路を備えた28nm DP-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)