低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア
スポンサーリンク
概要
- 論文の詳細を見る
- 2005-04-08
著者
-
上野 修一
(株)ルネサステクノロジ
-
日高 秀人
株式会社ルネサステクノロジ
-
大谷 順
株式会社ルネサステクノロジ
-
辻 高晴
(株)ルネサステクノロジ
-
辻 高晴
株式会社ルネサステクノロジ
-
山口 雄一郎
株式会社ルネサステクノロジ
-
大石 司
株式会社ルネサステクノロジ
-
谷崎 弘晃
(株)ルネサスデバイスデザイン
-
石川 正敏
(株)ルネサステクノロジ
-
大谷 順
(株)ルネサステクノロジ
-
山口 雄一郎
(株)ルネサステクノロジ
-
大石 司
(株)ルネサステクノロジ
-
日高 秀人
(株)ルネサステクノロジ
関連論文
- 新メモリとSOC、今何をすべきか? : 混載メモリの課題と展望(新メモリ技術とシステムLSI)
- 高速/高信頼性130nm-node MRAM(新型不揮発性メモリ)
- 高速/高信頼性 130nm-node MRAM
- 携帯型422P@HLエンコーダシステム対応64Mbit-DRAM内蔵1チップMPEG-24 22P@MLエンコーダLSIの開発 (「VLSI一般」)
- 電流磁場書き込みMRAM技術
- インピーダンス調整回路を用いた複合型電源電圧降下回路
- セルフリファレンスセンスアンプを用いた高密度1T-4MTJ MRAM(新メモリ技術とシステムLSI)
- 低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア(新メモリ技術, メモリ応用技術, 一般)
- 低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア
- 複数メモリコア共有型メモリリペア解析回路の開発(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 複数メモリコア共有型メモリリペア解析回路の開発(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- eDRAM 対応 包括的・リアルタイムリペア解析回路(CRESTA)の開発
- 高効率冗長方式、システムLSI向けテスト容易化機能搭載の0.13μm 32M/64Mビット混載DRAMコア
- 携帯機器用画像処理システムLSI向け小面積、低消費電力混載DRAMマクロ (メモリ・混載メモリ及びIC一般)
- SIP対応駆動能力可変型出力バッファによる高周波ウェハテスト
- SIP対応駆動能力可変型出力バッファによる高周波ウェハテスト
- MRAMに適したパイプライン型セルフリファレンス手法の検討(新メモリ技術とシステムLSI)
- 自動車用MCU対応 8kB EEPROMエミュレーションデータフラッシュモジュールと混載フラッシュの動向(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- C-12-41 メモリ高速インタフェースのスルーレート制御手法(C-12. 集積回路D(メモリ), エレクトロニクス2)
- 車載向け高速、高信頼性40nm混載SG-MONOSフラッシュマクロの開発 : 160MHzランダムアクセス可能コード領域と10M回書き換え可能データ領域の実現(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)