複数メモリコア共有型メモリリペア解析回路の開発(<特集テーマ>:「LSIシステムの実装・モジュール化, テスト技術, 一般)
スポンサーリンク
概要
- 論文の詳細を見る
SOC中の複数メモリーに対応する共有型自己救済解析回路(シェアードBISA)はメモリコア数が増えても最小面積にて実現されることを提案する。BISA回路を構成するコンパクトでフレキシブルなCAMアレイは、様々な規模のメモリコアや冗長構成にも対応でき、柔軟な救済解析構造を有しており、500MHz以上の動作を実現する。
- 社団法人電子情報通信学会の論文
- 2001-12-14
著者
-
日高 秀人
株式会社ルネサステクノロジ
-
大谷 順
株式会社ルネサステクノロジ
-
新納 充貴
(株)ルネサステクノロジ
-
大石 司
三菱電機株式会社ULSI技術開発センタ
-
日高 秀人
三菱電機株式会社 ULSI開発研究所
-
大石 司
株式会社ルネサステクノロジ
-
丸田 昌直
三菱電機株式会社ULSI技術開発センター
-
大谷 順
三菱電機株式会社ULSI技術開発センター
-
河越 知也
三菱電機株式会社ULSI技術開発センター
-
新納 充貴
三菱電機株式会社ULSI技術開発センター
-
浜田 光洋
三菱電機株式会社半導体生産・技術統括部
-
丸田 昌直
三菱電機(株)ULSI技術開発センター
-
浜田 光洋
三菱電機株式会社 半導体生産・技術統括部
-
河越 知也
三菱電機株式会社 Ulsi技術開発センター
関連論文
- 低消費データ保持モードを搭載したモバイル用途向け16Mbit混載DRAMコア(新メモリ技術,メモリ応用技術,一般)
- 携帯型422P@HLエンコーダシステム対応64Mbit-DRAM内蔵1チップMPEG-24 22P@MLエンコーダLSIの開発 (「VLSI一般」)
- インピーダンス調整回路を用いた複合型電源電圧降下回路
- セルフリファレンスセンスアンプを用いた高密度1T-4MTJ MRAM(新メモリ技術とシステムLSI)
- 低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア(新メモリ技術, メモリ応用技術, 一般)
- 低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア
- 複数メモリコア共有型メモリリペア解析回路の開発(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 複数メモリコア共有型メモリリペア解析回路の開発(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- eDRAM 対応 包括的・リアルタイムリペア解析回路(CRESTA)の開発
- 高効率冗長方式、システムLSI向けテスト容易化機能搭載の0.13μm 32M/64Mビット混載DRAMコア
- 携帯機器用画像処理システムLSI向け小面積、低消費電力混載DRAMマクロ (メモリ・混載メモリ及びIC一般)
- SIP対応駆動能力可変型出力バッファによる高周波ウェハテスト
- SIP対応駆動能力可変型出力バッファによる高周波ウェハテスト
- 車載向け高速、高信頼性40nm混載SG-MONOSフラッシュマクロの開発 : 160MHzランダムアクセス可能コード領域と10M回書き換え可能データ領域の実現(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)