車載向け高速、高信頼性40nm混載SG-MONOSフラッシュマクロの開発 : 160MHzランダムアクセス可能コード領域と10M回書き換え可能データ領域の実現(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
スポンサーリンク
概要
- 論文の詳細を見る
混載フラッシュメモリを備えたマイクロコントローラ(フラッシュMCU)の市場は、1990年代以降、着実に成長している。特に、自動車の分野では、燃料効率や安全性および複雑なリアルタイム制御のために、フラッシュMCUは不可欠になっている。このため混載フラッシュメモリに対しては、大容量かつ超高速ランダム・リード・アクセスが求められている。また、自動車のエンジンルーム内などの高温環境(Tj=170℃)でも正常な書き込み/消去動作を行わなければならない。我々は、40nm世代の混載プロセスを用いてこれらの車載用途に要求される条件を満たしたフラッシュマクロを開発した。
- 一般社団法人電子情報通信学会の論文
- 2013-04-04
著者
-
日高 秀人
株式会社ルネサステクノロジ
-
日高 秀人
ルネサスエレクトロニクス株式会社
-
小川 大也
ルネサスエレクトロニクス株式会社
-
河野 隆司
ルネサスエレクトロニクス株式会社
-
伊藤 孝
ルネサスエレクトロニクス株式会社
-
鶴田 環
ルネサスエレクトロニクス株式会社
-
西山 崇之
ルネサスエレクトロニクス株式会社
-
長澤 勉
ルネサスエレクトロニクス株式会社
-
川嶋 祥之
ルネサスエレクトロニクス株式会社
-
山内 忠昭
ルネサスエレクトロニクス株式会社
関連論文
- インピーダンス調整回路を用いた複合型電源電圧降下回路
- セルフリファレンスセンスアンプを用いた高密度1T-4MTJ MRAM(新メモリ技術とシステムLSI)
- 低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア(新メモリ技術, メモリ応用技術, 一般)
- 低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア
- 複数メモリコア共有型メモリリペア解析回路の開発(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 複数メモリコア共有型メモリリペア解析回路の開発(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- eDRAM 対応 包括的・リアルタイムリペア解析回路(CRESTA)の開発
- 高効率冗長方式、システムLSI向けテスト容易化機能搭載の0.13μm 32M/64Mビット混載DRAMコア
- 携帯機器用画像処理システムLSI向け小面積、低消費電力混載DRAMマクロ (メモリ・混載メモリ及びIC一般)
- SIP対応駆動能力可変型出力バッファによる高周波ウェハテスト
- SIP対応駆動能力可変型出力バッファによる高周波ウェハテスト
- 車載向け高速、高信頼性40nm混載SG-MONOSフラッシュマクロの開発 : 160MHzランダムアクセス可能コード領域と10M回書き換え可能データ領域の実現(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)