携帯機器用画像処理システムLSI向け小面積、低消費電力混載DRAMマクロ (<特集>メモリ・混載メモリ及びIC一般)

スポンサーリンク

概要

• 論文の詳細を見る

• 携帯機器用画像処理システムLSI向けに小面積・低消費電力の32Mビット混載DRAMマクロを0.13umDRAM混載プロセスにより開発した。このマクロは、新規レベルシフター、メモリーアレイ分散駆動、プリブースト型内部降圧回路等の回路技術と高性能トランジスタ、低抵抗ポリメタルゲート、Cu配線等の0.13umプロセス技術により、1.0V時に230MHzのコラムアクセス実現し、バーストアクセス時消費電力を198mWまで削減した。また先端DRAMセルと高密度ロジックプロセス技術を駆使し、さらに新規メモリーアレイ回路技術の採用により、18.9mm^2のマクロサイズ及び51.3%のメモリーセル比率を実現した。

• 社団法人電子情報通信学会の論文
• 2001-04-05

著者

• 日高 秀人

  株式会社ルネサステクノロジ

• 柴山 晃徳

  松下電器産業(株)半導体社開発本部半導体先行開発センター

• 柴山 晃徳

  松下電器産業株式会社

• 辻 高晴

  株式会社ルネサステクノロジ

• 辻 高晴

  三菱電機株式会社ULSI技術開発センタ

• 加藤 宏

  三菱電機(株)ulsi技術開発センター

• 菊川 博仁

  松下電器産業半導体研究センター

• 高橋 和也

  松下電器産業(株)半導体社開発本部

• 冨嶋 茂樹

  三菱電機(株)ULSI開発研究所

• 谷崎 弘晃

  株式会社ルネサスデザイン

• 大石 司

  株式会社ルネサステクノロジ

• 石川 正敏

  (株)ルネサステクノロジ

• 辻 高晴

  三菱電機(株)ULSI技術開発センター

• 川崎 利昭

  松下電器産業(株)半導体社開発本部

• 谷崎 弘晃

  三菱電機エンジニアリング(株)ULSI技術開発センター

• 石川 正敏

  三菱電機(株)ULSI技術開発センター

• 安部 渉

  松下電器産業(株)半導体社開発本部

• 大石 司

  三菱電機(株)ULSI技術開発センター

• 日高 秀人

  三菱電機(株)ULSI技術開発センター

• 井口 敏祐

  松下電器産業(株)半導体開発本部

• 井口 敏祐

  松下電器産業(株)半導体社開発本部

• 菊川 博仁

  松下電器産業(株)半導体社開発本部

• 加藤 宏

  三菱電機(株)

• 冨嶋 茂樹

  三菱電機(株)ulsi技術開発センター

関連論文

• 高速/高信頼性130nm-node MRAM(新型不揮発性メモリ)
• 高速・低消費電力化に適したサブ100nm世代における各種SRAMセルのレイアウト比較(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• タイミング自己調整回路を用いた低消費電カデュアルポートSRAMの開発(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• 高速・低消費電力化に適したサブ100nm世代における各種SRAMセルのレイアウト比較
• タイミング自己調整回路を用いた低消費電力デュアルポートSRAMの開発
• 90nmテクノロジにおける携帯機器向け低消費電力LSIに搭載するSRAMのゲートリーク低減方法(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• 携帯型422P@HLエンコーダシステム対応64Mbit-DRAM内蔵1チップMPEG-24 22P@MLエンコーダLSIの開発 (「VLSI一般」)
• インピーダンス調整回路を用いた複合型電源電圧降下回路
• 90nmテクノロジにおける携帯機器向け低消費電力LSIに搭載するSRAMのゲートリーク低減方法(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• ブロックアクセスモード搭載200MHz16MbitシンクロナスDRAMの回路技術
• 0.8Vアレイ動作による,低消費・ワイドレンジDRAM
• ギガスケールDRAMのための低電圧回路技術
• セルフリファレンスセンスアンプを用いた高密度1T-4MTJ MRAM(新メモリ技術とシステムLSI)
• 低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア(新メモリ技術, メモリ応用技術, 一般)
• 低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア
• 複数メモリコア共有型メモリリペア解析回路の開発(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
• 複数メモリコア共有型メモリリペア解析回路の開発(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
• eDRAM 対応 包括的・リアルタイムリペア解析回路(CRESTA)の開発
• 高効率冗長方式、システムLSI向けテスト容易化機能搭載の0.13μm 32M/64Mビット混載DRAMコア
• 携帯機器用画像処理システムLSI向け小面積、低消費電力混載DRAMマクロ (メモリ・混載メモリ及びIC一般)
• 回転楕円ミラー型電子分光器の開発
• 2p-PSA-46 回転楕円ミラー型高時間分解光電子分光器の開発
• SIP対応駆動能力可変型出力バッファによる高周波ウェハテスト
• SIP対応駆動能力可変型出力バッファによる高周波ウェハテスト
• C-12-35 リフレッシュ要求を必要としない混載DRAMマクロ
• SOI構造に適した低電圧大容量DRAM高速回路技術
• 車載向け高速、高信頼性40nm混載SG-MONOSフラッシュマクロの開発 : 160MHzランダムアクセス可能コード領域と10M回書き換え可能データ領域の実現(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)

もっと見る 閉じる

スポンサーリンク