SOI構造に適した低電圧大容量DRAM高速回路技術
スポンサーリンク
概要
- 論文の詳細を見る
新規のSOI-DRAM回路を提案する。ボディーバイアス制御回路、とりわけスーパーボディーシンクロセンス方式は低電圧動作においてもっとも適した回路である。またビット線とワード線とがショートしたときのスタンドバイ電流の増加を防ぐ新規リダンダンシを考案し、ブロックリダンダンシよりも面積ペナルティーの削減と高歩留りが実現できうることがわかった。
- 社団法人電子情報通信学会の論文
- 1995-06-23
著者
-
森下 玄
三菱電機ULSI開発研究所
-
有本 和民
三菱電機(株)ULSI開発研究所
-
鶴田 孝弘
三菱電機(株)ulsi開発研究所
-
森下 玄
(株)ルネサステクノロジシステムコア技術統括部
-
久家 重博
三菱電機(株) ULSI開発研究所
-
築出 正樹
三菱電機(株) ULSI開発研究所
-
冨嶋 茂樹
三菱電機株式会社ULSI開発研究所
-
山形 整人
三菱電機(株)ULSI開発研究所
-
冨嶋 茂樹
三菱電機(株)ULSI開発研究所
-
森下 玄
三菱電機(株)ULSI開発研究所
-
山形 整人
三菱電機ulsi技術開発センター
-
冨嶋 茂樹
三菱電機(株)ulsi技術開発センター
-
久家 重博
三菱電機 Ulsi技開セ
関連論文
- 低消費電力SoCプラットフィームに適し、電圧スケーラビリティ及び加速スクリーニング性を有する、Advanced-DFM RAM(新メモリ技術とシステムLSI)
- CMOS/SIMOX技術を用いた動作電圧範囲の広いSOI-DRAM
- ボディ制御技術を採用した1V 46ns 16Mbit SOI-DRAMの設計技術
- スタック型キャパシタ構造の薄膜SOI-DRAMプロセス
- 低消費データ保持モードを搭載したモバイル用途向け16Mbit混載DRAMコア(新メモリ技術,メモリ応用技術,一般)
- 3Dグラフィックスに適したRead/Write同時動作が可能な0.18um混載DRAMマクロ
- C-12-76 同期設計手法を用いたメモリに適した内部クロック発生回路
- SOIを用いたキャパシタレス・ツイントランジスタRAM(TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- 昇圧センスグランド方式を採用した256Mbit DRAM
- SOIプラットフォーム組み込み用高密度メモリ : Twin transistor RAM(TT-RAM)(新メモリ技術とシステムLSI)
- ワースト条件をなくした低電圧SoC向けオンチップPVT制御システムの提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ワースト条件をなくした低電圧SoC向けオンチップPVT制御システムの提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 0.8Vアレイ動作による,低消費・ワイドレンジDRAM
- ボディーコントロール回路を用いた低電圧/低消費電力SOI-DRAM
- 階層型メモリブロックレイアウト方式と分散配置バンク構成を採用した200MHz 1GbitシンクロナスDRAMの設計技術
- ギガスケールDRAMのための低電圧回路技術
- 昇圧センスグランド方式によるリフレッシュ特性の改善
- 自動内部電源振幅制御データ保持モードを有する低消費電力DRAM
- embedded DRAM(eRAM)の技術的課題と対策
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 高効率冗長方式、システムLSI向けテスト容易化機能搭載の0.13μm 32M/64Mビット混載DRAMコア
- 携帯機器用画像処理システムLSI向け小面積、低消費電力混載DRAMマクロ (メモリ・混載メモリ及びIC一般)
- SIP対応駆動能力可変型出力バッファによる高周波ウェハテスト
- SIP対応駆動能力可変型出力バッファによる高周波ウェハテスト
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- SOI構造に適した低電圧大容量DRAM高速回路技術
- 低電圧DRAMの昇圧電位発生回路構成
- DRAM混載システムLSIの現状と今後の動向