SOIを用いたキャパシタレス・ツイントランジスタRAM(TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
本稿では, SOIを用いた新規のメモリとして, キャパシタレス・ツインセルトランジスタRAM(TTRAM)を提案する。提案するTTRAMは, 従来のSOI-CMOSプロセスと互換性があり, 特別なプロセスを必要としない。今回は130nm SOI-CMOSプロセスを用いてメモリ容量2Mbのテストチップを試作し, 2つのメモリセル(ツインセル)が2つの保持状態を持つこと, 及びデータ保持時間が, 80℃で100msとなることを確認した。また, 6.1nsのアクセス時間と250MHz動作(2バンク・8ビットバーストモード)を確認した。
- 一般社団法人情報処理学会の論文
- 2005-10-20
著者
-
野田 英行
(株)ルネサステクノロジシステムソリューション統括本部システムコア技術統括部
-
有本 和民
(株)ルネサステクノロジシステムソリューション統括本部システムコア技術統括部
-
森下 玄
三菱電機ULSI開発研究所
-
一法師 隆志
(株)ルネサステクノロジ先端デバイス開発部
-
前川 繁登
(株)ルネサステクノロジ先端デバイス開発部
-
行天 隆幸
(株)ルネサステクノロジシステムソリューション統括本部
-
森下 玄
(株)ルネサステクノロジシステムコア技術統括部
-
堂坂 勝己
(株)ルネサステクノロジシステムコア技術統括部
-
堂阪 勝己
(株)ルネサステクノロジ
-
岡本 真子
大王電機(株)
-
堂阪 勝己
(株)ルネサステクノロジ システムコア技術統括部
-
行天 隆幸
株式会社ルネサステクノロジシステムソリューション統括本部
-
一法師 隆志
(株)ルネサステクノロジ
-
有本 和民
(株)ルネサステクノロジ システムソリューション統括本部 システムコア技術統括部
-
前川 繁登
(株)ルネサステクノロジ
-
野田 英行
(株)ルネサステクノロジ システムソリューション統括本部 システムコア技術統括部
関連論文
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低消費電力SoCプラットフィームに適し、電圧スケーラビリティ及び加速スクリーニング性を有する、Advanced-DFM RAM(新メモリ技術とシステムLSI)
- C-12-32 超並列SIMD型演算プロセッサMX-1への暗号化処理の実装(C-12.集積回路,一般セッション)
- SoC組み込み用超並列プロセッサ(MX)のリアルタイム画像処理への応用(スマートパーソナルシステム,一般)
- CAMを有する超並列SIMD型演算プロセッサによる効果的なAES暗号化処理(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- ボディ浮遊SOI MOSトランジスタの電流駆動能力低下メカニズムとその改善構造
- パーシャルトレンチ分離構造を用いたバルクレイアウト互換0.18μm SOI CMOS技術
- フィールドシールド分離SOI MOSFETにおける放射線耐性の解析
- フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
- 水素化処理によるSOI寄生MOSFETの低しきい値電圧化の抑制
- CMOS/SIMOX技術を用いた動作電圧範囲の広いSOI-DRAM
- スタック型キャパシタ構造の薄膜SOI-DRAMプロセス
- 高抵抗基板とハイブリッドトレンチ分離を用いた0.18μmSOI技術のRF/アナログ混載への応用について
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- ディペンダブルな組込みシステムに適した省電力高性能通信機構(通信とグリッドII)
- デュアルオフセット構造を有する135GHzf_SOI MOSFETの高周波アナログ混載技術
- マルチマトリックスコア・アーキテクチャによるリアルタイム画像処理SoC(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- マトリクス構造超並列プロセッサMX-1のプログラム開発手法(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- マトリクス構造超並列プロセッサの概要と画像処理への適用検討(スマートパーソナルシステム,一般)
- SOIウェーハの表面欠陥評価とそのデバイス特性への影響
- 低消費データ保持モードを搭載したモバイル用途向け16Mbit混載DRAMコア(新メモリ技術,メモリ応用技術,一般)
- AT-2-4 SoC組込み超並列プロセッサMXの概要とアプリケーション展開(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
- C-12-40 3値CAMセルのプルダウントランジスタの構成に関する検討(C-12.集積回路D(メモリ),一般講演)
- 3Dグラフィックスに適したRead/Write同時動作が可能な0.18um混載DRAMマクロ
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM(IEDM特集:先端CMOSデバイス・プロセス技術)
- インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術(IEDM(先端CMOSデバイス・プロセス技術))
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- 部分空乏型SOIデバイス
- SOI MOS トラジスタの問題点と高性能化
- 三次元デバイスシミュレーションを用いたSOI MOSFETにおける寄生MOSFETの解析
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- C-12-76 同期設計手法を用いたメモリに適した内部クロック発生回路
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
- ハイブリッドトレンチ分離SOIデバイスにおけるボディ電位制御技術(半導体Si及び関連材料・評価)
- SOIを用いたキャパシタレス・ツイントランジスタRAM(TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- Wide-rangeバックバイアス制御を可能にする低電力・高性能Silicon on Thin BOXデバイス技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 高速・高周波動作SOIデバイス技術 (特集 IT社会に貢献する半導体)
- A-7-12 多結晶シリコン薄膜トランジスタの特性バラツキを利用した人工指紋デバイスの提案
- 人工指紋デバイス : ロジックLSI互換プロセスで作成した多結晶シリコンTFTによるセキュリティーの作りこみ
- CAMを有する超並列SIMD型演算プロセッサによる効果的なマルチメディアデータ処理について(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- C-12-9 超並列SIMDプロセッサによる暗号化(AES)処理の一手法(C-12.集積回路B(ディジタル),一般講演)
- マルチプルCAMマッチとアダプティブテーブル最適化を利用するリアルタイムハフマン符号化アーキテクチャ
- マルチプルCAMマッチとアダプティブテーブル最適化を利用するリアルタイムハフマン符号化アーキテクチャ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- マトリクス型超並列プロセッサMX-1の応用事例(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- SOIプラットフォーム組み込み用高密度メモリ : Twin transistor RAM(TT-RAM)(新メモリ技術とシステムLSI)
- ワースト条件をなくした低電圧SoC向けオンチップPVT制御システムの提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ワースト条件をなくした低電圧SoC向けオンチップPVT制御システムの提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 400GOPS 250mW マトリックス型超並列プロセッサの開発 : モバイル向けSoCにも組込み可能な超高速プロセッサIP(VLSI一般(ISSCC2006特集))
- SOIウェーハの表面欠陥評価とそのデバイス特性への影響
- Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
- Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
- Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
- ボディーコントロール回路を用いた低電圧/低消費電力SOI-DRAM
- パイプラインド階層検索とシフト冗長技術を用いた4.5MbダイナミックTCAMの開発(新メモリ技術,メモリ応用技術,一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOSダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 135GHz-f_ 70nm SOI-CMOS技術
- RFアナログ/超高速ディジタル混載用高性能SOIトランジスタ技術 (特集 半導体プロセス技術のイノベーション)
- 自由電子レーザー照射によるコヒーレントフォノン励起を用いたSiの結晶回復
- 新構造メモリ技術とSoCプラットフォーム(新メモリ技術とシステムLSI)
- SoC組み込み用途に適したプログラマブルデバイス技術(リコンフィギャラブルシステム, リコンフィギャラブルシステム, 一般)
- マルチマトリックスコア・アーキテクチャによるリアルタイム画像処理SoC (コンシューマエレクトロニクス)
- マトリックス型超並列SIMDプロセッサのためのデータ変換バスブリッジの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- マトリックス型超並列SIMDプロセッサのためのデータ変換バスブリッジの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- SOI構造に適した低電圧大容量DRAM高速回路技術
- センス同期式書き込み/読出し方式回路を搭載したSRAM I/F混載DRAMコア(MRAM,不揮発メモリ,メモリ,一般)
- DRAM混載システムLSIの現状と今後の動向
- ハミング距離とマンハッタン距離に適応可能な全並列処理パターンマッチングエンジン
- フィールドシールド分離によるSOI/CMOSデバイス技術
- 最小ハミング距離検索機能を有する全並列型アーキテクチャによる小面積・高速連想メモリの開発 (メモリ・混載メモリ及びIC一般)
- C-12-38 最小ハミング距離検索機能を有する小面積・高速連想メモリの開発
- SoC組み込み用超並列プロセッサ(MX)のリアルタイム画像処理への応用
- 4. SoC組込み向け超並列プロセッサMXによる画像処理・画像認識の実現(最先端メディアプロセッサが拓く映像処理)