マトリクス型超並列プロセッサMX-1の応用事例(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
我々は,プログラマブルなマトリクス型超並列プロセッサ"MX-1"を開発した.MX-1はMXコアと制御CPUから構成される.MXコアはマトリクスアークテクチャの細粒度のSIMD型プロセッサである.マトリクスアークテクチャにより,MX-1の処理性能は17 GOPS(162MHz動作時),消費電力は150mWを実現した.本稿では,MX-1のハードウェア構成,演算方法について述べ,応用事例としてリアルタイム画像処理にMX-1を適用し,その結果,リアルタイム画像処理をソフトウェアソリューションで実現できることを確認した.
- 社団法人電子情報通信学会の論文
- 2007-10-18
著者
-
野田 英行
(株)ルネサステクノロジシステムソリューション統括本部システムコア技術統括部
-
山崎 博之
(株)ルネサステクノロジシステムソリューション統括本部システムコア技術統括部
-
奥野 義弘
(株)ルネサステクノロジシステムソリューション統括本部システムコア技術統括部
-
有本 和民
(株)ルネサステクノロジシステムソリューション統括本部システムコア技術統括部
-
奥野 義弘
株式会社ルネサステクノロジ
-
有本 和民
三菱電機ulsi開発研究所
-
有本 和民
ルネサステクノロジ
-
有本 和民
株式会社ルネサステクノロジ システムコア技術統括部
-
水本 勝也
(株)ルネサステクノロジシステムソリューション統括本部
-
行天 隆幸
(株)ルネサステクノロジシステムソリューション統括本部
-
谷崎 哲志
(株)ルネサステクノロジシステムソリューション統括本部
-
中島 雅美
(株)ルネサステクノロジシステムソリューション統括本部
-
東田 基樹
(株)ルネサステクノロジシステムソリューション統括本部
-
水本 勝也
(株)ルネサステクノロジシステムソリューション統括本部システムコア技術統括部
-
有本 和民
(株)ルネサステクノロジ設計開発本部システムコア技術統括部
-
中島 雅美
(株)ルネサステクノロジシステムソリューション統括本部システムコア技術統括部
-
行天 隆幸
株式会社ルネサステクノロジシステムソリューション統括本部
-
東田 基樹
(株)ルネサステクノロジシステムソリューション統括本部システムコア技術統括部
-
谷崎 哲志
(株)ルネサステクノロジシステムソリューション統括本部システムコア技術統括部
-
山崎 博之
(株)ルネサステクノロジ システムソリューション統括本部 システムコア技術統括部
-
有本 和民
(株)ルネサステクノロジ システムソリューション統括本部 システムコア技術統括部
-
野田 英行
(株)ルネサステクノロジ システムソリューション統括本部 システムコア技術統括部
-
奥野 義弘
(株)ルネサステクノロジ システムソリューション統括本部 システムコア技術統括部
関連論文
- 低消費電力SoCプラットフィームに適し、電圧スケーラビリティ及び加速スクリーニング性を有する、Advanced-DFM RAM(新メモリ技術とシステムLSI)
- SoC組込み向け超並列プロセッサMXたよる画像処理・画像認識の実現
- C-12-32 超並列SIMD型演算プロセッサMX-1への暗号化処理の実装(C-12.集積回路,一般セッション)
- SoC組み込み用超並列プロセッサ(MX)のリアルタイム画像処理への応用(スマートパーソナルシステム,一般)
- プログラマブルロジックePLXを用いたネットワークセキュリティ回路の実装評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- CAMを有する超並列SIMD型演算プロセッサによる効果的なAES暗号化処理(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- CMOS/SIMOX技術を用いた動作電圧範囲の広いSOI-DRAM
- ボディ制御技術を採用した1V 46ns 16Mbit SOI-DRAMの設計技術
- ディペンダブルな組込みシステムに適した省電力高性能通信機構(通信とグリッドII)
- マルチマトリックスコア・アーキテクチャによるリアルタイム画像処理SoC(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- マトリクス構造超並列プロセッサMX-1のプログラム開発手法(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- マトリクス構造超並列プロセッサの概要と画像処理への適用検討(スマートパーソナルシステム,一般)
- Matrix Processing Engineのメディア処理アプリケーションによる性能評価(リコンフィギャラブルシステム,一般)
- 単純なSIMD演算の組み合せによる高速実数演算の実現(デバイスアーキテクチャII, リコンフィギャラブルシステム, 一般)
- システムレベル設計に向けたFPGA応用教材の開発(FPGAとその応用及び一般)
- 低消費データ保持モードを搭載したモバイル用途向け16Mbit混載DRAMコア(新メモリ技術,メモリ応用技術,一般)
- AT-2-4 SoC組込み超並列プロセッサMXの概要とアプリケーション展開(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
- C-12-40 3値CAMセルのプルダウントランジスタの構成に関する検討(C-12.集積回路D(メモリ),一般講演)
- 3Dグラフィックスに適したRead/Write同時動作が可能な0.18um混載DRAMマクロ
- プログラマブルロジックePLXを用いたネットワークセキュリティ回路の実装評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- プログラマブルロジックePLXの自動マッピングツールの開発とローカルアーキテクチャ検討(リコンフィギャラブルシステム1,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- SoC埋め込み型プログラマブルロジックePLX向け自動配線ツールの検討(リコンフィギャラブルデバイス,リコンフィギャラブルシステム,一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- マイクロコンピュータと共通のデバッグインタフェースを備えたSoC設計プラットホームの開発(システムLSIのための先進アーキテクチャ論文)
- C-12-76 同期設計手法を用いたメモリに適した内部クロック発生回路
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
- SOIを用いたキャパシタレス・ツイントランジスタRAM(TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- 昇圧センスグランド方式を採用した256Mbit DRAM
- SoC埋め込み型プログラマブルロジックePLXのネットワークセキュリティ処理への応用(スマートパーソナルシステム,一般)
- CAMを有する超並列SIMD型演算プロセッサによる効果的なマルチメディアデータ処理について(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- C-12-9 超並列SIMDプロセッサによる暗号化(AES)処理の一手法(C-12.集積回路B(ディジタル),一般講演)
- マルチプルCAMマッチとアダプティブテーブル最適化を利用するリアルタイムハフマン符号化アーキテクチャ
- マルチプルCAMマッチとアダプティブテーブル最適化を利用するリアルタイムハフマン符号化アーキテクチャ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- マトリクス型超並列プロセッサMX-1の応用事例(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- SOIプラットフォーム組み込み用高密度メモリ : Twin transistor RAM(TT-RAM)(新メモリ技術とシステムLSI)
- ワースト条件をなくした低電圧SoC向けオンチップPVT制御システムの提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ワースト条件をなくした低電圧SoC向けオンチップPVT制御システムの提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 400GOPS 250mW マトリックス型超並列プロセッサの開発 : モバイル向けSoCにも組込み可能な超高速プロセッサIP(VLSI一般(ISSCC2006特集))
- マルチガギガビット時代のDRAM回路設計技術
- マルチガギガビット時代のDRAM回路設計技術
- マルチガギガビット時代のDRAM回路設計技術
- 1.6Gバイト/秒高速1GビットシンクロナスDRAM設計技術 (特集"半導体") -- (メモリ)
- 超低電圧DRAMの技術動向
- 階層型メモリブロックレイアウト方式と分散配置バンク構成を採用した200MHz 1GbitシンクロナスDRAMの設計技術
- 256MビットダイナミックRAM (特集"半導体")
- ギガスケールDRAMのための低電圧回路技術
- 昇圧センスグランド方式によるリフレッシュ特性の改善
- 自動内部電源振幅制御データ保持モードを有する低消費電力DRAM
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- パイプラインド階層検索とシフト冗長技術を用いた4.5MbダイナミックTCAMの開発(新メモリ技術,メモリ応用技術,一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOSダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- PCI Express による省電力・高信頼・高性能通信リンクのためのコミュニケータチップ : PEACH
- システムレベル設計に向けたFPGA応用教材の開発(FPGAとその応用及び一般)
- システムレベル設計に向けたFPGA応用教材の開発(FPGAとその応用及び一般)
- 新構造メモリ技術とSoCプラットフォーム(新メモリ技術とシステムLSI)
- SoC組み込み用途に適したプログラマブルデバイス技術(リコンフィギャラブルシステム, リコンフィギャラブルシステム, 一般)
- データ保持電流低減に適した256Mb DRAMアレイアーキテクチャ
- データ保持電流低減に適した256Mb DRAMアレイアーキテクチャ
- データ保持電流低減に適した256Mb DRAMアレイアーキテクチャ
- マルチマトリックスコア・アーキテクチャによるリアルタイム画像処理SoC (コンシューマエレクトロニクス)
- マトリックス型超並列SIMDプロセッサのためのデータ変換バスブリッジの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- マトリックス型超並列SIMDプロセッサのためのデータ変換バスブリッジの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- センス同期式書き込み/読出し方式回路を搭載したSRAM I/F混載DRAMコア(MRAM,不揮発メモリ,メモリ,一般)
- DRAM混載システムLSIの現状と今後の動向
- ハミング距離とマンハッタン距離に適応可能な全並列処理パターンマッチングエンジン
- SIMD型アクセラレータのJPEG2000エンコーダによる性能評価(デバイスアーキテクチャII, リコンフィギャラブルシステム, 一般)
- 256MビットDRAMチップ (特集"LSI") -- (メモリ)
- 最小ハミング距離検索機能を有する全並列型アーキテクチャによる小面積・高速連想メモリの開発 (メモリ・混載メモリ及びIC一般)
- C-12-38 最小ハミング距離検索機能を有する小面積・高速連想メモリの開発
- SoC組み込み用超並列プロセッサ(MX)のリアルタイム画像処理への応用
- 4. SoC組込み向け超並列プロセッサMXによる画像処理・画像認識の実現(最先端メディアプロセッサが拓く映像処理)