階層型メモリブロックレイアウト方式と分散配置バンク構成を採用した200MHz 1GbitシンクロナスDRAMの設計技術
スポンサーリンク
概要
- 論文の詳細を見る
1.6ギガバイト/秒の高スループットを有する1GビットシンクロナスDRAMの設計技術の報告を行う。高速データ転送と大容量化を同時に達成することにより、3Dグラフィックス機能を有する次世代高性能WS/PC用の、メインメモリとフレームメモリを統合化した先進的なユニファイドメモリとしての使用を目指している。200MHzの高速動作はメモリアレイを正方形に配置する階層型メモリブロックレイアウト方式と、各バンクを全メモリアレイに分散する分散配置メモリバンク構成の採用により実現した。0.15μmCMOSプロセスにより、セル面積0.29μm^2でチップ面積582mm^2の小面積化を行った。x64のチップはチップスケールパッケージを用いている。また、大容量DRAMで大きな問題となるテスト時間の増加を抑える方法として、タイミングマージンテストも実行可能な新規BIST(Built-In Self-Test)回路を内蔵した。
- 社団法人電子情報通信学会の論文
- 1996-05-23
著者
-
島野 裕樹
立命館大学大学院理工学研究科
-
有本 和民
三菱電機ulsi開発研究所
-
有本 和民
三菱電機株式会社ulsi技術開発センター
-
島野 裕樹
三菱電機(株)先端技術総合研究所
-
下邨 研一
三菱電機(株)先端技術総合研究所
-
坂下 徳美
三菱電機(株)先端技術総合研究所
-
奥田 文宏
(株)エルテック
-
有本 和民
三菱電機(株)ULSI開発研究所
-
小守 伸史
三菱電機(株)先端技術総合研究所
-
久間 和生
三菱電機(株)先端技術総合研究所
-
小守 伸史
三菱電機(株)
-
久間 和生
三菱電機株式会社 システムlsi事業統括部
-
坂下 徳美
三菱電機株式会社システムLSI事業統括部
-
阿部 東彦
三菱電機(株)先端技術総合研究所
-
築出 正樹
三菱電機(株) ULSI開発研究所
-
新田 泰彦
三菱電機(株)先端技術総合研究所
-
奥田 文宏
株式会社 エルテック
-
馬場 伸治
三菱電機(株)半導体基盤技術統括部
-
久間 和生
三菱電機(株)
-
下邨 研一
三菱電機株式会社
-
新田 泰彦
三菱電機株式会社先端技術総合研究所
-
馬場 伸治
三菱電機
-
坂下 徳美
三菱電機(株)システムLSI事業統括部
関連論文
- マルチファンクションプログラマブルSOI-演算メモリMFPM(計算機システム)
- 低消費電力SoCプラットフィームに適し、電圧スケーラビリティ及び加速スクリーニング性を有する、Advanced-DFM RAM(新メモリ技術とシステムLSI)
- C-12-32 超並列SIMD型演算プロセッサMX-1への暗号化処理の実装(C-12.集積回路,一般セッション)
- SoC組み込み用超並列プロセッサ(MX)のリアルタイム画像処理への応用(スマートパーソナルシステム,一般)
- CAMを有する超並列SIMD型演算プロセッサによる効果的なAES暗号化処理(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- 30a-SP-16 X線取り出し窓の過熱防止策の検討
- SRリソグラフィービームラインの新しい光軸調整法
- SR転写用ビームラインシステム
- 非球面創成研磨に関する研究(第2報) : 非軸対称非球面形状の研磨加工
- CMOS/SIMOX技術を用いた動作電圧範囲の広いSOI-DRAM
- ボディ制御技術を採用した1V 46ns 16Mbit SOI-DRAMの設計技術
- ディペンダブルな組込みシステムに適した省電力高性能通信機構(通信とグリッドII)
- マルチマトリックスコア・アーキテクチャによるリアルタイム画像処理SoC(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- マトリクス構造超並列プロセッサMX-1のプログラム開発手法(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- マトリクス構造超並列プロセッサの概要と画像処理への適用検討(スマートパーソナルシステム,一般)
- マルチファンクションプログラマブルSOI-演算メモリMFPM
- AT-2-4 SoC組込み超並列プロセッサMXの概要とアプリケーション展開(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
- C-12-40 3値CAMセルのプルダウントランジスタの構成に関する検討(C-12.集積回路D(メモリ),一般講演)
- 3Dグラフィックスに適したRead/Write同時動作が可能な0.18um混載DRAMマクロ
- 自己連想記憶を利用した顔認証方式の性能評価(「機械学習によるバイオデータマインニング」及び「一般」)
- 自己連想記憶を利用した顔認証方式の許容性拡大に関する検討
- D-12-66 Walsh変換に基づく顔検出とその表現方式に関する一考察(D-12.パターン認識・メディア理解A)
- 20-3 人工網膜チップを用いた人間の動作の三次元的再現
- 人工網膜チップを用いたジェスチャ認識によるゲーム操作
- 1)人工網膜チップを用いた画像処理(情報入力研究会)
- 人工網膜チップ : インテリジェントイメージセンサの開発
- 並列処理ニューロシステムにおけるプロファイリング機能の実現
- NEURO4システムの高速化の検討と評価
- ニューラルネットワーク技術の現状と応用
- データ駆動型プロセッサRAPIDのソフトウェア開発環境
- C-12-76 同期設計手法を用いたメモリに適した内部クロック発生回路
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
- An Evaluation of sDPCE language for on chip SIMD processors
- On Chip SIMDプロセッサ用のC言語拡張sDPCEの提案
- 1.2GFLOPSニューロチップ用S/Wシミュレータの開発
- 昇圧センスグランド方式を採用した256Mbit DRAM
- 「レーザTV」の開発 : 大画面TVの革新へ挑戦
- 感度自動調整機能を有する人工網膜LSI
- 感度自動調整機能を有する人工網膜LSI
- CAMを有する超並列SIMD型演算プロセッサによる効果的なマルチメディアデータ処理について(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- C-12-9 超並列SIMDプロセッサによる暗号化(AES)処理の一手法(C-12.集積回路B(ディジタル),一般講演)
- マルチプルCAMマッチとアダプティブテーブル最適化を利用するリアルタイムハフマン符号化アーキテクチャ
- マルチプルCAMマッチとアダプティブテーブル最適化を利用するリアルタイムハフマン符号化アーキテクチャ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- マトリクス型超並列プロセッサMX-1の応用事例(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- SOIプラットフォーム組み込み用高密度メモリ : Twin transistor RAM(TT-RAM)(新メモリ技術とシステムLSI)
- Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
- Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
- Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
- 0.8Vアレイ動作による,低消費・ワイドレンジDRAM
- ボディーコントロール回路を用いた低電圧/低消費電力SOI-DRAM
- マルチガギガビット時代のDRAM回路設計技術
- マルチガギガビット時代のDRAM回路設計技術
- マルチガギガビット時代のDRAM回路設計技術
- 1.6Gバイト/秒高速1GビットシンクロナスDRAM設計技術 (特集"半導体") -- (メモリ)
- 超低電圧DRAMの技術動向
- 階層型メモリブロックレイアウト方式と分散配置バンク構成を採用した200MHz 1GbitシンクロナスDRAMの設計技術
- 256MビットダイナミックRAM (特集"半導体")
- ギガスケールDRAMのための低電圧回路技術
- 昇圧センスグランド方式によるリフレッシュ特性の改善
- 自動内部電源振幅制御データ保持モードを有する低消費電力DRAM
- 128×128画素多値カーネル処理人工網膜チップ
- 792MFLOPSパーソナルコンピュータ用ニューロボード
- 1Gb SDRAMの高速/低消費電力向きバンク構成
- 1Gb SDRAMの高速化メモリブロックレイアウト方式
- 1.2GFLOPSニューロチップ用S/W開発支援環境の開発
- データ駆動型プロセッサRAPIDのソフトウェア開発環境
- 動的データ駆動型処理システムQv-xの視覚的評価支援環境
- データフロー・プロセッサRAPIDの並列デバッグ環境
- 1チップデータ駆動形プロセッサのアーキテクチャ評価
- 大型プロジェクト研究への期待
- 3)光ニューロコンピュータの現状(視覚情報研究会)
- 光ニューロコンピュータの現状 : 視覚情報(視覚情報処理とニューロコンピュータ)
- データ駆動型プロセッサにおける相対アドレス方式の検討
- 光ニューロチップ, 人工網膜チップの開発と事業化
- 人工網膜チップ実用化への道
- データ保持電流低減に適した256Mb DRAMアレイアーキテクチャ
- データ保持電流低減に適した256Mb DRAMアレイアーキテクチャ
- データ保持電流低減に適した256Mb DRAMアレイアーキテクチャ
- ニューロチップの最近の話題
- Multi-resolution Face Recognition System Incorporating Fuzzy Integration
- 14p-R-3 遺伝アルゴリズムによる最適化問題の解法
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- 産業界から見た産学連携のあり方と人材育成
- SOI構造に適した低電圧大容量DRAM高速回路技術
- ニューロコンピューターと非線形光学デバイス
- コンピューター技術のブレークスルーと応用物理
- 高速並直列変換回路
- DRAM混載システムLSIの現状と今後の動向
- 人工網膜チップとその応用
- 人工網膜チップと画像処理への応用
- 8. 光電子共存型ニューラルネットワーク (<連載> 様々な角度から見たニューラルネットワークの将来像)
- 指紋認識用光電子スマートディテクタ
- 光ニューラルネットワークの現状(情報入力研究会)(波形等化技術)
- 2)光ニューロコンピュータとそのキーデバイス(テレビジョン電子装置研究会)
- 射影演算機能をもつ人工網膜LSIとその応用
- 4. SoC組込み向け超並列プロセッサMXによる画像処理・画像認識の実現(最先端メディアプロセッサが拓く映像処理)