データ駆動型プロセッサにおける相対アドレス方式の検討
スポンサーリンク
概要
- 論文の詳細を見る
データ駆動形プロセッサを実用化する上において、プログラム記憶のハードウェア規模の大きいことが一つの障害となっている。本報告では、プログラム記憶中の行き先ノード番号を相対アドレスで表現することにより、プログラム記憶サイズが大幅に圧縮可能であり、また、容易にマルチタスク環境が実現できることを示す。さらに、この方式を採用することによる、性能に対する影響についても評価を行った。
- 一般社団法人情報処理学会の論文
- 1989-03-15
著者
-
西川 博昭
筑波大学大学院システム情報工学研究科
-
山崎 哲男
三菱電機株式会社 産業システム研究所
-
山崎 哲男
三菱電機(株)産業システム研究所
-
小守 伸史
三菱電機(株)先端技術総合研究所
-
徳田 健
三菱電機システムLSI開発研究所
-
小守 伸史
三菱電機(株)
-
徳田 健
三菱電機lsi研究所
-
田村 俊之
三菱電機先端技術総合研究所
-
坪田 浩乃
三菱電機(株) 先端技術総合研究所
-
田村 俊之
三菱電機(株) 先端技術総合研究所
-
寺田 浩詔
大阪大学工学部情報システム工学科
-
高田 英裕
三菱電機(株)lsi研究所lsi設計技術第三部
-
田村 俊之
三菱電機(株)先端技術総合研究所
-
浅井 文康
三菱電機(株)LSI研究所LSI設計技術第三部
-
坪田 浩乃
三菱電機(株)先端技術総合研究所
-
徳田 健
三菱電機(株)LSI研究所
-
嶋 憲司
三菱電機(株)産業システム研究所
-
西川 博昭
大阪大学工学部
-
寺田 浩詔
大阪大学工学部
関連論文
- アドホックユビキタス通信環境向きデータ駆動ネットワーキングシステム(交換,システム開発・ソフトウェア開発論文)
- ボディ制御技術を採用した1V 46ns 16Mbit SOI-DRAMの設計技術
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- ボトルネックのないレイヤ2/3間インタフェースのデータ駆動型実現法とその実験的検討(ネットワーク設計・実装)(インターネット技術と応用の最新動向)
- プロトコル多重処理のデータ駆動型実現法とその実験的検討(オフィスシステム論文小特集)
- B-7-67 コミュニティ活用型目的発見手法のデータ駆動型アドホックユビキタスノードへの適用(B-7. 情報ネットワーク,一般セッション)
- 高知応用層交換所の構築
- 超広帯域光ネットワークにおける分散型マルチプロトコルルータ
- 並列処理ニューロシステムにおけるプロファイリング機能の実現
- NEURO4システムの高速化の検討と評価
- データ駆動型プロセッサRAPIDのソフトウェア開発環境
- データ駆動・制御駆動スレッドを同時・多重処理するプロセッサCUE-v2のLSI試作(VLSIシステム, システム開発論文)
- マルチメディアネットワーキング向きデータ駆動プロセッサのLSI試作(ネットワークとプロセッサ)
- 逐次処理部のボトルネック軽減と多重処理性能の維持を可能とするデータ駆動プロセッサ(計算機システム)
- マルチメディアネットワーキング向きデータ駆動プロセッサの命令セットアーキテクテャ
- マルチメディアネットワーキング向きデータ駆動プロセッサの多重実行方式の提案と評価
- マルチメディアネットワーキング向きデータ駆動プロセッサの命令セットアーキテクチャ
- 人工網膜カメラネットワークを用いた駐車場監視システム(ネットワークカメラ、セキュリティカメラ、車載カメラおよび関連デバイス)
- An Evaluation of sDPCE language for on chip SIMD processors
- On Chip SIMDプロセッサ用のC言語拡張sDPCEの提案
- SIMD型並列プロセッサを用いた高速EBデータ照査システム
- 1.2GFLOPSニューロチップ用S/Wシミュレータの開発
- 感度自動調整機能を有する人工網膜LSI
- 感度自動調整機能を有する人工網膜LSI
- 階層型メモリブロックレイアウト方式と分散配置バンク構成を採用した200MHz 1GbitシンクロナスDRAMの設計技術
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 2次元ディジタルフィルタの動的データ駆動型並列実現法
- 疎な結合を持つ相互結合型神経回路網の動的データ駆動型並列実現法
- 超低消費電力化イベント駆動型ヘテロジニアスチップマルチプロセッサ(並列/分散アーキテクチャ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- 超低消費電力化イベント駆動型ヘテロジニアスチップマルチプロセッサ(並列/分散アーキテクチャ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- 多値論理式の簡単化アルゴリズムについて (多値論理およびその応用)
- TINA型分散ネットワーキング環境におけるハードウェア・ソフトウェア連携障害管理方式
- TINA : 今後の情報流通基盤として
- TINA型高品質マルチメディアネットワークの実現法の検討
- 1A-3 ネットワーキング向きイベント駆動型チップマルチプロセッサCUE-v3の開発(アーキテクチャとデザイン,一般セッション,アーキテクチャ)
- ネットワーキング向きイベント駆動型チップマルチプロセッサCUE-v3の性能予測(プロセッサアーキテクチャ)
- データ駆動プロセッサによる実時間処理のためのプログラム割当手法(計算機システム)
- タグ操作を許すデータ駆動プログラムの開発・再利用支援手法
- 低消費電力アーキテクチャへの私論
- オンチップマルチプロセッサ型データ駆動アーキテクチャの評価手法とその実験的検討
- 並列遺伝的アルゴリズムとその動的データ駆動型実現法
- 人工網膜チップ (特集 ディジタルイメ-ジング技術)
- 1.92GFLOPS パーソナルコンピュータ用ニューロボード
- 画像認識用ニューロチップ
- 792MFLOPSパーソナルコンピュータ用ニューロボード
- 1Gb SDRAMの高速/低消費電力向きバンク構成
- 1Gb SDRAMの高速化メモリブロックレイアウト方式
- 1.2GFLOPSニューロチップ用S/W開発支援環境の開発
- 動的データ駆動型処理システムQ_の視覚的評価支援環境
- データ駆動型プロセッサRAPIDのソフトウェア開発環境
- 動的データ駆動型処理システムQv-xの視覚的評価支援環境
- データフロー・プロセッサRAPIDの並列デバッグ環境
- データフロー・プロセッサRAPIDのマルチプロセッサ構成
- データ駆動形プロセッサの自動車用エンジン制御への適用
- 可変遅延素子を用いた自己同期パイプライン
- 1チップデータ駆動形プロセッサのアーキテクチャ評価
- データ駆動型プロセッサにおける相対アドレス方式の検討
- 制御ソフトウェア階層モデルを用いた制御プログラム作成支援
- 超高位図的仕様記述環境(AESOP)プロトタイプの評価
- 超高位図的仕様記述環境(AESOP)プロトタイプの実行系
- 超高位図的仕様記述環境(AESOP)プロトタイプの変換系
- 超高位図的仕様記述環境(AESOP)プロトタイプの構成
- 超高位図的仕様記述環境(AESOP)プロトタイプにおける仕様記述環境
- 信号流れ図からのデータ駆動型プログラムの対話的生成手法
- AESOPにおけるプロトタイピング手法
- AESOPにおける仕様記述相互間の変換手法
- AESOPの多面的な図的仕様記述手法
- ハイパーメディアシステムにおけるデータ管理機構の開発
- オブジェクト指向ハイパーメディアサーバ「OmniLinker」の開発
- アーキテクチャ動向 ( マイクロプロセッサ 2.)
- 12ビット200kFLIPSのファジー推論プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 12ビット200kFLIPSのファジー推論プロセッサ
- VLSIにおけるビルトインセルフテスト技術の動向
- VLSI設計の新手法
- VLIWメディアプロセッサD30Vアーキテクチャ
- ATMスイッチ用検索機能付きアドレスキュー
- ATMスイッチ用検索機能付きアドレスキュー
- 高速並直列変換回路
- 産業用ワークステーションのエージェント指向アーキテクチャ
- 知的センサ開発の最前線A人工網膜LSI
- 光通信と画像処理の将来展望
- パソコン・ワークステーション・テレビ受像機
- 分散キューバッファを持つデータ駆動型プロセッサQv-xの性能評価
- 電装品
- ソフトウェア生産支援システム構築のためのオブジェクト指向モデルエディタ
- 2. 諸課題 2.2 通信網への期待と課題 (<大特集>情報化の進展と社会システム)
- コンピュータ技術と言語
- ビルディングブロック方式による16ビットCPU用LSIの設計
- 超高位図的言語処理システムにおける変換機構の一実現法
- シーケンス制御プログラムの設計支援ツール
- 超分散システムに向けて (フレキシブルネットワーク 2.フレキシブルネットワークへの期待 2-3)
- 2. プログラミング・パラダイムと環境 2.2 視覚的プログラミング環境 (<大特集>新しいプログラミング環境)
- 超高位図的言語処理システムの一構成法
- 超高位図的言語処理システムにおける単位処理機構の一構成法
- 超高位図的言語処理システムの利用者インタフェイス
- 超高位図的言語処理システムの設計思想
- デ-タ駆動形実行制御の一方式とその実験的検討
- 履歴依存性を許すデ-タ駆動図式
- 超低消費電力化データ駆動ネットワーキングプロセッサULP-CUEの試作とその評価