12ビット200kFLIPSのファジー推論プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
スポンサーリンク
概要
- 論文の詳細を見る
12ビットのビット幅で200kFLIPS(Fuzzy Logical Inferences Per Second)の推論速度をもつファジー推論プロセッサを開発した。本プロセッサでは、並列処理ではなく逐次処理方式を採用した。推論速度を上げるためにadd/divideアルゴリズムの改良、前件部処理と後件部処理のパイプライン化を行なった。また、ルール命令や専用回路であるメンバーシップ関数発生器を設け処理を高速化した。さらに、推論結果の信頼性を評価するために分散の計算を行なうようにした。本プロセッサは、1μm CMOSプロセスを用いて68kトランジスタが7.5mmx6.7mmに積され、電源5Vでクロック周波数20MHzで動作する。
- 社団法人電子情報通信学会の論文
- 1993-04-23
著者
-
徳田 健
三菱電機システムLSI開発研究所
-
徳田 健
三菱電機lsi研究所
-
坂下 徳美
三菱電機株式会社システムLSI事業統括部
-
下邨 研一
三菱電機株式会社
-
徳田 健
三菱電機株式会社LSI研究所
-
新田 泰彦
三菱電機株式会社LSI研究所
-
中村 和夫
三菱電機株式会社LSI研究所
-
大野 多喜夫
三菱電機株式会社LSI研究所
-
江口 剛治
三菱電機株式会社LSI研究所
-
大野 多喜夫
三菱電機LSI研究所
-
江口 剛治
三菱電機LSI研究所
-
新田 泰彦
三菱電機株式会社先端技術総合研究所
-
江口 剛治
三菱電機株式会社
関連論文
- ボディ制御技術を採用した1V 46ns 16Mbit SOI-DRAMの設計技術
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 射影演算機能を持つ人工網膜LSI
- 1.6Gバイト/秒高速1GビットシンクロナスDRAM設計技術 (特集"半導体") -- (メモリ)
- 階層型メモリブロックレイアウト方式と分散配置バンク構成を採用した200MHz 1GbitシンクロナスDRAMの設計技術
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 17-6 高速・高機能人工網膜LSI
- 画像認識用ニューロチップ
- 1Gb SDRAMの高速/低消費電力向きバンク構成
- 1Gb SDRAMの高速化メモリブロックレイアウト方式
- 可変遅延素子を用いた自己同期パイプライン
- データ駆動型プロセッサにおける相対アドレス方式の検討
- 25-14 画質調整機能内蔵CMOSイメージセンサ : 携帯機器向け人工網膜LSI
- 人工網膜応用システム
- アーキテクチャ動向 ( マイクロプロセッサ 2.)
- 12ビット200kFLIPSのファジー推論プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 12ビット200kFLIPSのファジー推論プロセッサ
- VLSIにおけるビルトインセルフテスト技術の動向
- VLSI設計の新手法
- ATMスイッチ用検索機能付きアドレスキュー
- ATMスイッチ用検索機能付きアドレスキュー
- 人工網膜チップ
- 射影演算機能をもつ人工網膜LSIとその応用
- ビルディングブロック方式による16ビットCPU用LSIの設計
- RFバイアススパッタリングによるシリコン酸化膜