1.6Gバイト/秒高速1GビットシンクロナスDRAM設計技術 (特集"半導体") -- (メモリ)

スポンサーリンク

概要

• 論文の詳細を見る
• 三菱電機エンジニアリングの論文

著者

• 有本 和民

  三菱電機ulsi開発研究所

• 有本 和民

  三菱電機株式会社ulsi技術開発センター

• 坂下 徳美

  三菱電機株式会社システムLSI事業統括部

• 馬場 伸治

  三菱電機

関連論文

• 低消費電力SoCプラットフィームに適し、電圧スケーラビリティ及び加速スクリーニング性を有する、Advanced-DFM RAM(新メモリ技術とシステムLSI)
• C-12-32 超並列SIMD型演算プロセッサMX-1への暗号化処理の実装(C-12.集積回路,一般セッション)
• SoC組み込み用超並列プロセッサ(MX)のリアルタイム画像処理への応用(スマートパーソナルシステム,一般)
• CAMを有する超並列SIMD型演算プロセッサによる効果的なAES暗号化処理(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
• CMOS/SIMOX技術を用いた動作電圧範囲の広いSOI-DRAM
• ボディ制御技術を採用した1V 46ns 16Mbit SOI-DRAMの設計技術
• ディペンダブルな組込みシステムに適した省電力高性能通信機構(通信とグリッドII)
• マルチマトリックスコア・アーキテクチャによるリアルタイム画像処理SoC(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• マトリクス構造超並列プロセッサMX-1のプログラム開発手法(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
• マトリクス構造超並列プロセッサの概要と画像処理への適用検討(スマートパーソナルシステム,一般)
• AT-2-4 SoC組込み超並列プロセッサMXの概要とアプリケーション展開(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
• C-12-40 3値CAMセルのプルダウントランジスタの構成に関する検討(C-12.集積回路D(メモリ),一般講演)
• 射影演算機能を持つ人工網膜LSI
• PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
• PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
• 昇圧センスグランド方式を採用した256Mbit DRAM
• CAMを有する超並列SIMD型演算プロセッサによる効果的なマルチメディアデータ処理について(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
• C-12-9 超並列SIMDプロセッサによる暗号化(AES)処理の一手法(C-12.集積回路B(ディジタル),一般講演)
• マルチプルCAMマッチとアダプティブテーブル最適化を利用するリアルタイムハフマン符号化アーキテクチャ
• マルチプルCAMマッチとアダプティブテーブル最適化を利用するリアルタイムハフマン符号化アーキテクチャ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• マトリクス型超並列プロセッサMX-1の応用事例(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
• SOIプラットフォーム組み込み用高密度メモリ : Twin transistor RAM(TT-RAM)(新メモリ技術とシステムLSI)
• Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
• Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
• Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
• ボディーコントロール回路を用いた低電圧/低消費電力SOI-DRAM
• マルチガギガビット時代のDRAM回路設計技術
• マルチガギガビット時代のDRAM回路設計技術
• マルチガギガビット時代のDRAM回路設計技術
• 1.6Gバイト/秒高速1GビットシンクロナスDRAM設計技術 (特集"半導体") -- (メモリ)
• 超低電圧DRAMの技術動向
• 階層型メモリブロックレイアウト方式と分散配置バンク構成を採用した200MHz 1GbitシンクロナスDRAMの設計技術
• 256MビットダイナミックRAM (特集"半導体")
• ギガスケールDRAMのための低電圧回路技術
• 昇圧センスグランド方式によるリフレッシュ特性の改善
• 自動内部電源振幅制御データ保持モードを有する低消費電力DRAM
• 17-6 高速・高機能人工網膜LSI
• 1Gb SDRAMの高速/低消費電力向きバンク構成
• 1Gb SDRAMの高速化メモリブロックレイアウト方式
• 人工網膜応用システム
• データ保持電流低減に適した256Mb DRAMアレイアーキテクチャ
• データ保持電流低減に適した256Mb DRAMアレイアーキテクチャ
• データ保持電流低減に適した256Mb DRAMアレイアーキテクチャ
• 12ビット200kFLIPSのファジー推論プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
• 12ビット200kFLIPSのファジー推論プロセッサ
• Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
• Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
• Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
• 射影演算機能をもつ人工網膜LSIとその応用
• 4. SoC組込み向け超並列プロセッサMXによる画像処理・画像認識の実現(最先端メディアプロセッサが拓く映像処理)

もっと見る 閉じる

スポンサーリンク