マルチプルCAMマッチとアダプティブテーブル最適化を利用するリアルタイムハフマン符号化アーキテクチャ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
スポンサーリンク
概要
- 論文の詳細を見る
ハフマン符号化とはデータ圧縮技術の主流となっている方式の一つであり,高速かつ高圧縮であることが求められている.本報告では符号化にCAMによる一致検索結果を利用することで並列に符号化を実現する方法,及び符号化テーブルをリアルタイムにアップデートし,最適化することによって高い圧縮率を得ることができるアーキテクチャを提案する.提案アーキテクチャにおいて,テーブルを交換するタイミングを最適化することで,より高い圧縮率を得ることができると考え,シミュレーションによりJPEG画像におけるアップデートタイミングの最適化を行ったところ,データサイズはスタンダードテーブルを用いたハフマン符号化と比較し,最大22.6%の削減を実現した.
- 2006-12-07
著者
-
野田 英行
(株)ルネサステクノロジシステムソリューション統括本部システムコア技術統括部
-
有本 和民
(株)ルネサステクノロジシステムソリューション統括本部システムコア技術統括部
-
有本 和民
三菱電機ulsi開発研究所
-
有本 和民
ルネサステクノロジ
-
有本 和民
株式会社ルネサステクノロジ システムコア技術統括部
-
齊藤 和則
株式会社ルネサステクノロジ
-
幸野 豊
広島大学ナノデバイス・システム研究センター
-
堂坂 勝己
(株)ルネサステクノロジシステムコア技術統括部
-
有本 和民
株式会社 ルネサステクノロジ
-
黒田 泰斗
株式会社ルネサステクノロジ
-
小出 哲士
広島大学 ナノデバイス・システム研究センター
-
熊木 武志
広島大学 ナノデバイス・バイオ融合科学研究所
-
ユルゲン マタウシュ
広島大学 ナノデバイス・バイオ融合科学研究所
-
有本 和民
(株)ルネサステクノロジ設計開発本部システムコア技術統括部
-
小出 哲士
広島大学ナノデバイス・バイオ融合科学研究所
-
熊木 武志
広島大学ナノデバイス・バイオ融合科学研究所
-
堂阪 勝己
(株)ルネサステクノロジ システムコア技術統括部
-
田上 正治
広島大学ナノデバイス・バイオ融合科学研究所(RNBS)
-
石崎 雅勝
株式会社ルネサステクノロジシステムソリューション統括本部
-
行天 隆幸
株式会社ルネサステクノロジシステムソリューション統括本部
-
石崎 雅勝
広島大学 ナノデバイスシステム研究センター
-
幸野 豊
広島大学 ナノデバイスシステム研究センター
-
田上 正治
広島大学 ナノデバイスシステム研究センター
-
黒田 泰人
株式会社 ルネサステクノロジ
-
行天 隆幸
株式会社 ルネサステクノロジ
-
野田 英行
株式会社 ルネサステクノロジ
-
堂阪 勝己
株式会社 ルネサステクノロジ
-
齊藤 和則
株式会社 ルネサステクノロジ
-
小出 哲士
広島大学
-
マタウッシュ ハンスユルゲン
広島大学ナノデバイス・システム研究センター
-
ユルゲン マタウシュ
広島大学 ナノデバイスシステム研究センター
-
熊木 武志
立命館大学大学院理工学研究科
関連論文
- 低消費電力SoCプラットフィームに適し、電圧スケーラビリティ及び加速スクリーニング性を有する、Advanced-DFM RAM(新メモリ技術とシステムLSI)
- 超並列メモリエンベディッドSIMD型プロセッサアーキテクチャ
- 連想メモリベース自動学習LSIアーキテクチャと手書き文字認識への適用
- 画像特徴を考慮したパラメータ自動調整による画像分割アルゴリズム改善
- SoC組込み向け超並列プロセッサMXたよる画像処理・画像認識の実現
- C-12-32 超並列SIMD型演算プロセッサMX-1への暗号化処理の実装(C-12.集積回路,一般セッション)
- SoC組み込み用超並列プロセッサ(MX)のリアルタイム画像処理への応用(スマートパーソナルシステム,一般)
- CAMを有する超並列SIMD型演算プロセッサによる効果的なAES暗号化処理(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- 3値多ポート連想メモリの開発とその応用例
- レート保証型パケットバッファリング回路の低消費電力化技術(低電圧/低消費電力技術、新デバイス・回路とその応用)
- リングオシレータを用いた製造ばらつきの解析
- CMOS/SIMOX技術を用いた動作電圧範囲の広いSOI-DRAM
- ボディ制御技術を採用した1V 46ns 16Mbit SOI-DRAMの設計技術
- C-12-27 微細CMOS技術におけるSRAMセルの安定性評価(C-12. 集積回路ACD(メモリ・電源・ばらつき),一般セッション)
- ディペンダブルな組込みシステムに適した省電力高性能通信機構(通信とグリッドII)
- 口腔内留置型健康モニタリングシステム開発
- マルチマトリックスコア・アーキテクチャによるリアルタイム画像処理SoC(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- マトリクス構造超並列プロセッサMX-1のプログラム開発手法(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- マトリクス構造超並列プロセッサの概要と画像処理への適用検討(スマートパーソナルシステム,一般)
- 90-nm CMOS技術による多段階読出し方式を用いた128-Kbit,16ポートSRAMの設計(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 90-nm CMOS技術による多段階読出し方式を用いた128-Kbit,16ポートSRAMの設計(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- バンク型多ポートメモリによる並列プロセッサ用キャッシュメモリの設計(新メモリ技術, メモリ応用技術, 一般)
- 低消費データ保持モードを搭載したモバイル用途向け16Mbit混載DRAMコア(新メモリ技術,メモリ応用技術,一般)
- AT-2-4 SoC組込み超並列プロセッサMXの概要とアプリケーション展開(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
- C-12-40 3値CAMセルのプルダウントランジスタの構成に関する検討(C-12.集積回路D(メモリ),一般講演)
- 3Dグラフィックスに適したRead/Write同時動作が可能な0.18um混載DRAMマクロ
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- レート保証型パケットバッファリング回路の低消費電力化技術(低電圧/低消費電力技術、新デバイス・回路とその応用)
- C-12-76 同期設計手法を用いたメモリに適した内部クロック発生回路
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
- 閉塞網を用いたバンクベース多ポートメモリの構成と回路規模評価
- LSI化向け小面積多バンクメモリに関する考察
- SOIを用いたキャパシタレス・ツイントランジスタRAM(TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- 昇圧センスグランド方式を採用した256Mbit DRAM
- 超並列SIMD型プロセッサMX-1のための改良顔検出手法(若手研究会)
- CAMを有する超並列SIMD型演算プロセッサによる効果的なマルチメディアデータ処理について(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- C-12-9 超並列SIMDプロセッサによる暗号化(AES)処理の一手法(C-12.集積回路B(ディジタル),一般講演)
- メモリベース情報処理システム
- マルチプルCAMマッチとアダプティブテーブル最適化を利用するリアルタイムハフマン符号化アーキテクチャ
- マルチプルCAMマッチとアダプティブテーブル最適化を利用するリアルタイムハフマン符号化アーキテクチャ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- マトリクス型超並列プロセッサMX-1の応用事例(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- SOIプラットフォーム組み込み用高密度メモリ : Twin transistor RAM(TT-RAM)(新メモリ技術とシステムLSI)
- ワースト条件をなくした低電圧SoC向けオンチップPVT制御システムの提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ワースト条件をなくした低電圧SoC向けオンチップPVT制御システムの提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 400GOPS 250mW マトリックス型超並列プロセッサの開発 : モバイル向けSoCにも組込み可能な超高速プロセッサIP(VLSI一般(ISSCC2006特集))
- Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
- Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
- Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
- マルチガギガビット時代のDRAM回路設計技術
- マルチガギガビット時代のDRAM回路設計技術
- マルチガギガビット時代のDRAM回路設計技術
- 1.6Gバイト/秒高速1GビットシンクロナスDRAM設計技術 (特集"半導体") -- (メモリ)
- 超低電圧DRAMの技術動向
- 階層型メモリブロックレイアウト方式と分散配置バンク構成を採用した200MHz 1GbitシンクロナスDRAMの設計技術
- 256MビットダイナミックRAM (特集"半導体")
- ギガスケールDRAMのための低電圧回路技術
- 昇圧センスグランド方式によるリフレッシュ特性の改善
- 自動内部電源振幅制御データ保持モードを有する低消費電力DRAM
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- パイプラインド階層検索とシフト冗長技術を用いた4.5MbダイナミックTCAMの開発(新メモリ技術,メモリ応用技術,一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOSダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- PCI Express による省電力・高信頼・高性能通信リンクのためのコミュニケータチップ : PEACH
- 全並列型最小マンハッタン距離検索連想メモリ
- 新構造メモリ技術とSoCプラットフォーム(新メモリ技術とシステムLSI)
- SoC組み込み用途に適したプログラマブルデバイス技術(リコンフィギャラブルシステム, リコンフィギャラブルシステム, 一般)
- データ保持電流低減に適した256Mb DRAMアレイアーキテクチャ
- データ保持電流低減に適した256Mb DRAMアレイアーキテクチャ
- データ保持電流低減に適した256Mb DRAMアレイアーキテクチャ
- 階層型多バンクメモリを用いた多ポートキャッシュの設計
- マトリックス型超並列SIMDプロセッサのためのデータ変換バスブリッジの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- マトリックス型超並列SIMDプロセッサのためのデータ変換バスブリッジの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- センス同期式書き込み/読出し方式回路を搭載したSRAM I/F混載DRAMコア(MRAM,不揮発メモリ,メモリ,一般)
- DRAM混載システムLSIの現状と今後の動向
- タイミング制約を考慮した並列スタンダードセル配置手法
- 配線幅とバッファ挿入を考慮したタイミングドリブン概略配線手法
- LSIレイアウト設計における移動可能な端子を考慮したピン割当て手法
- SoC組み込み用超並列プロセッサ(MX)のリアルタイム画像処理への応用
- 4. SoC組込み向け超並列プロセッサMXによる画像処理・画像認識の実現(最先端メディアプロセッサが拓く映像処理)