SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)

概要

論文の詳細を見る
近年、少量生産のSoC (システムオンチップ)製造において、マスク費用やレイアウト・検証設計費用などの初期開発費用の増加が大きな問題になっている。FPGAを製品に使用することも行われているが、FPGAはSoCと比較して性能面で劣っており、1チップあたりの製造コストが高いという問題がある。本論文では、SoC内の一部にプログラマブルロジックePLX(embedded Programmable Logic matriX)を配置することを提案する。ePLXを用いることにより、SoC内の回路ブロックで、アプリケーションや顧客に特有の機能は論理を変更することができる。ePLXアーキテクチャはローカルアーキテクチャ(マトリクス状に配置した2入力LUTと、マトリクス端に配置したFF)とそれらを接続する階層的な配線リソースを有している点に特徴がある。加算器、乗算器、DES暗号回路などのサンプル回路をePLX上でマッピングした結果から、LUTの使用率を議論する。また、HDLコードからePLXのコンフィグレーションデータを生成する自動設計フローを紹介し、その一部として開発している自動ツールを用いたローカルアーキテクチャのマッピング結果を報告する。
社団法人電子情報通信学会の論文
2007-01-11