新構造メモリ技術とSoCプラットフォーム(新メモリ技術とシステムLSI)
スポンサーリンク
概要
- 論文の詳細を見る
本稿はSoCプラットフォームのオープンアーキテクチャをベースにしたアプリケーション統合化の流れの中で、ハードウエア・ソフトウエアのインターコネクトの方向性とコンポーネントであるコアIPのスケーラブル化を述べる。特にコアIPとして今後の期待が大きいユーザーが機能を決定する柔らなかデバイスとSOIデバイスに注目し、それぞれに対応したアーキテクチャとセル技術に関するメモリ技術がSoCプラットフォームに有効なコンポーネントIPであることを紹介し、今後の新構造メモリ技術開発の方向性を示す。
- 社団法人電子情報通信学会の論文
- 2006-04-06
著者
関連論文
- マルチファンクションプログラマブルSOI-演算メモリMFPM(計算機システム)
- 低消費電力SoCプラットフィームに適し、電圧スケーラビリティ及び加速スクリーニング性を有する、Advanced-DFM RAM(新メモリ技術とシステムLSI)
- SoC組込み向け超並列プロセッサMXたよる画像処理・画像認識の実現
- C-12-32 超並列SIMD型演算プロセッサMX-1への暗号化処理の実装(C-12.集積回路,一般セッション)
- SoC組み込み用超並列プロセッサ(MX)のリアルタイム画像処理への応用(スマートパーソナルシステム,一般)
- プログラマブルロジックePLXを用いたネットワークセキュリティ回路の実装評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- CAMを有する超並列SIMD型演算プロセッサによる効果的なAES暗号化処理(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- ディペンダブルな組込みシステムに適した省電力高性能通信機構(通信とグリッドII)
- マルチマトリックスコア・アーキテクチャによるリアルタイム画像処理SoC(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- マトリクス構造超並列プロセッサMX-1のプログラム開発手法(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- マトリクス構造超並列プロセッサの概要と画像処理への適用検討(スマートパーソナルシステム,一般)
- マルチファンクションプログラマブルSOI-演算メモリMFPM
- 低消費データ保持モードを搭載したモバイル用途向け16Mbit混載DRAMコア(新メモリ技術,メモリ応用技術,一般)
- AT-2-4 SoC組込み超並列プロセッサMXの概要とアプリケーション展開(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
- C-12-40 3値CAMセルのプルダウントランジスタの構成に関する検討(C-12.集積回路D(メモリ),一般講演)
- 3Dグラフィックスに適したRead/Write同時動作が可能な0.18um混載DRAMマクロ
- プログラマブルロジックePLXを用いたネットワークセキュリティ回路の実装評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- プログラマブルロジックePLXの自動マッピングツールの開発とローカルアーキテクチャ検討(リコンフィギャラブルシステム1,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- SoC埋め込み型プログラマブルロジックePLX向け自動配線ツールの検討(リコンフィギャラブルデバイス,リコンフィギャラブルシステム,一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- C-12-76 同期設計手法を用いたメモリに適した内部クロック発生回路
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
- SOIを用いたキャパシタレス・ツイントランジスタRAM(TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SoC埋め込み型プログラマブルロジックePLXのネットワークセキュリティ処理への応用(スマートパーソナルシステム,一般)
- CAMを有する超並列SIMD型演算プロセッサによる効果的なマルチメディアデータ処理について(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- C-12-9 超並列SIMDプロセッサによる暗号化(AES)処理の一手法(C-12.集積回路B(ディジタル),一般講演)
- マルチプルCAMマッチとアダプティブテーブル最適化を利用するリアルタイムハフマン符号化アーキテクチャ
- マルチプルCAMマッチとアダプティブテーブル最適化を利用するリアルタイムハフマン符号化アーキテクチャ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- マトリクス型超並列プロセッサMX-1の応用事例(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- SOIプラットフォーム組み込み用高密度メモリ : Twin transistor RAM(TT-RAM)(新メモリ技術とシステムLSI)
- ワースト条件をなくした低電圧SoC向けオンチップPVT制御システムの提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ワースト条件をなくした低電圧SoC向けオンチップPVT制御システムの提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 0.8Vアレイ動作による,低消費・ワイドレンジDRAM
- パイプラインド階層検索とシフト冗長技術を用いた4.5MbダイナミックTCAMの開発(新メモリ技術,メモリ応用技術,一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOSダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 新構造メモリ技術とSoCプラットフォーム(新メモリ技術とシステムLSI)
- SoC組み込み用途に適したプログラマブルデバイス技術(リコンフィギャラブルシステム, リコンフィギャラブルシステム, 一般)
- データ保持電流低減に適した256Mb DRAMアレイアーキテクチャ
- データ保持電流低減に適した256Mb DRAMアレイアーキテクチャ
- データ保持電流低減に適した256Mb DRAMアレイアーキテクチャ
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- センス同期式書き込み/読出し方式回路を搭載したSRAM I/F混載DRAMコア(MRAM,不揮発メモリ,メモリ,一般)
- DRAM混載システムLSIの現状と今後の動向
- SoC組み込み用超並列プロセッサ(MX)のリアルタイム画像処理への応用
- 4. SoC組込み向け超並列プロセッサMXによる画像処理・画像認識の実現(最先端メディアプロセッサが拓く映像処理)