混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
大容量・高速化が進むTCAMにおいて、プロセス微細化に伴いソフトエラー対策が必要不可欠になってきている。従来のECC回路をTCAMに組み込んでソフトエラー対策を行う場合、データチェック・エラー訂正のためにTCAMのサーチ動作を停止させなければならず、TCAMのパフォーマンス低下を引き起こすことになる。そのためECCはTCAMのソフトエラー対策として十分有効であるとは言えない。提案アーキテクチャは混載DRAM技術を用いて面積オーバーヘッドの小さなデータ二重化、ECCによるバックグラウンドでのエラー訂正処理が可能であり、高いパフォーマンスを維持したままソフトエラー対策を講じることができる。提案アーキテクチャを実装したテストチップを評価した結果、従来よりもソフトエラー耐性を10^6のオーダーで向上させることができ、高信頼性・高パフォーマンスを要するアプリケーションへ応用可能であることが確認できた。
- 社団法人電子情報通信学会の論文
- 2005-10-13
著者
-
野田 英行
(株)ルネサステクノロジシステムソリューション統括本部システムコア技術統括部
-
有本 和民
(株)ルネサステクノロジシステムソリューション統括本部システムコア技術統括部
-
有本 和民
株式会社ルネサステクノロジ
-
森下 玄
三菱電機ULSI開発研究所
-
井上 一成
株式会社ルネサステクノロジ
-
井上 一成
株式会社ルネサステクノロジ北伊丹事業所
-
井上 一成
三菱電機
-
森下 玄
(株)ルネサステクノロジシステムコア技術統括部
-
堂坂 勝己
(株)ルネサステクノロジシステムコア技術統括部
-
矢野 祐二
株式会社ルネサステクノロジ北伊丹事業所
-
井上 一成
ルネサスエレクトロニクス株式会社
-
野田 英行
株式会社ルネサステクノロジ
-
堂阪 勝己
(株)ルネサステクノロジ システムコア技術統括部
-
堂阪 勝巳
株式会社ルネサステクノロジ
-
森下 玄
株式会社ルネサステクノロジ
-
小川 俊行
株式会社ルネサステクノロジ
-
井上 一成
三菱電機(株) システムLSI事業統括部
関連論文
- 低消費電力SoCプラットフィームに適し、電圧スケーラビリティ及び加速スクリーニング性を有する、Advanced-DFM RAM(新メモリ技術とシステムLSI)
- SoC組込み向け超並列プロセッサMXたよる画像処理・画像認識の実現
- C-12-32 超並列SIMD型演算プロセッサMX-1への暗号化処理の実装(C-12.集積回路,一般セッション)
- SoC組み込み用超並列プロセッサ(MX)のリアルタイム画像処理への応用(スマートパーソナルシステム,一般)
- プログラマブルロジックePLXを用いたネットワークセキュリティ回路の実装評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- CAMを有する超並列SIMD型演算プロセッサによる効果的なAES暗号化処理(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- レート保証型パケットバッファリング回路の低消費電力化技術(低電圧/低消費電力技術、新デバイス・回路とその応用)
- CMOS/SIMOX技術を用いた動作電圧範囲の広いSOI-DRAM
- スタック型キャパシタ構造の薄膜SOI-DRAMプロセス
- ディペンダブルな組込みシステムに適した省電力高性能通信機構(通信とグリッドII)
- 汎用メモリと専用回路の併用による高速検索ハードウェアの実現法(ネットワークシステム関連技術,一般,高度プロトコル・ネットワーキング技術(IP及び高位レイヤルーチング・フィルタリング,マルチキャスト,品質・経路制御),IPNWの利用技術(P2P,P4P,オーバレイ,SIP,NGN),ネットワークシステム関連技術(システム構成法,インタフェース,アーキテクチャ,ハードウェア・ソフトウェア・ミドルウェア),一般)
- マルチマトリックスコア・アーキテクチャによるリアルタイム画像処理SoC(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- マトリクス構造超並列プロセッサMX-1のプログラム開発手法(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- マトリクス構造超並列プロセッサの概要と画像処理への適用検討(スマートパーソナルシステム,一般)
- 低消費データ保持モードを搭載したモバイル用途向け16Mbit混載DRAMコア(新メモリ技術,メモリ応用技術,一般)
- AT-2-4 SoC組込み超並列プロセッサMXの概要とアプリケーション展開(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
- C-12-40 3値CAMセルのプルダウントランジスタの構成に関する検討(C-12.集積回路D(メモリ),一般講演)
- 3Dグラフィックスに適したRead/Write同時動作が可能な0.18um混載DRAMマクロ
- プログラマブルロジックePLXを用いたネットワークセキュリティ回路の実装評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- プログラマブルロジックePLXの自動マッピングツールの開発とローカルアーキテクチャ検討(リコンフィギャラブルシステム1,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- SoC埋め込み型プログラマブルロジックePLX向け自動配線ツールの検討(リコンフィギャラブルデバイス,リコンフィギャラブルシステム,一般)
- レート保証型パケットバッファリング回路の低消費電力化技術(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 低コスト・低消費電力TCAMにおける効率的なルーティングテーブル管理法((フォトニック)IPネットワーク技術,(光)ノード技術,WDM技術,信号処理技術,一般)
- プレフィックス展開と比較回路の併用によるアクセス制御リストの効率的な管理(インターネットトラヒック,インターネットトラヒック,TCP/IP,性能解析・評価,ネットワークモデル及び一般)
- C-12-76 同期設計手法を用いたメモリに適した内部クロック発生回路
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
- SOIを用いたキャパシタレス・ツイントランジスタRAM(TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SoC埋め込み型プログラマブルロジックePLXのネットワークセキュリティ処理への応用(スマートパーソナルシステム,一般)
- CAMを有する超並列SIMD型演算プロセッサによる効果的なマルチメディアデータ処理について(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- C-12-9 超並列SIMDプロセッサによる暗号化(AES)処理の一手法(C-12.集積回路B(ディジタル),一般講演)
- マルチプルCAMマッチとアダプティブテーブル最適化を利用するリアルタイムハフマン符号化アーキテクチャ
- マルチプルCAMマッチとアダプティブテーブル最適化を利用するリアルタイムハフマン符号化アーキテクチャ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- マトリクス型超並列プロセッサMX-1の応用事例(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- SOIプラットフォーム組み込み用高密度メモリ : Twin transistor RAM(TT-RAM)(新メモリ技術とシステムLSI)
- ワースト条件をなくした低電圧SoC向けオンチップPVT制御システムの提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ワースト条件をなくした低電圧SoC向けオンチップPVT制御システムの提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- バンド幅42.4G-Byte/secと実効描画レート20M-Triangle/secを達成した3D-フレームバッファ
- 400GOPS 250mW マトリックス型超並列プロセッサの開発 : モバイル向けSoCにも組込み可能な超高速プロセッサIP(VLSI一般(ISSCC2006特集))
- Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
- Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
- Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
- ボディーコントロール回路を用いた低電圧/低消費電力SOI-DRAM
- パイプラインド階層検索とシフト冗長技術を用いた4.5MbダイナミックTCAMの開発(新メモリ技術,メモリ応用技術,一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOSダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 汎用メモリによる高速検索ハードウェアのコスト評価と最適パラメータの導出(ネットワーク品質,トラヒック計測,サービス品質,一般)
- 全並列型最小マンハッタン距離検索連想メモリ
- 全並列型最小マンハッタン距離検索連想メモリ
- 全並列型最小マンハッタン距離検索連想メモリ
- 新構造メモリ技術とSoCプラットフォーム(新メモリ技術とシステムLSI)
- SoC組み込み用途に適したプログラマブルデバイス技術(リコンフィギャラブルシステム, リコンフィギャラブルシステム, 一般)
- マトリックス型超並列SIMDプロセッサのためのデータ変換バスブリッジの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- マトリックス型超並列SIMDプロセッサのためのデータ変換バスブリッジの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- SOI構造に適した低電圧大容量DRAM高速回路技術
- Zコンペア/αブレンドユニット内蔵三次元フレームバッファメモリー
- 3次元グラフィックス用フレ-ムバッファメモリ(3D-RAM) (先端半導体) -- (メモリ)
- センス同期式書き込み/読出し方式回路を搭載したSRAM I/F混載DRAMコア(MRAM,不揮発メモリ,メモリ,一般)
- DRAM混載システムLSIの現状と今後の動向
- 1Mビットデュアルポ-トRAM (三菱半導体事業30周年記念特集号)
- SIMD型アクセラレータのJPEG2000エンコーダによる性能評価(デバイスアーキテクチャII, リコンフィギャラブルシステム, 一般)
- 省電力化を実現するスライス化ルータアーキテクチャ(Green IT(1))
- 省電力ルータのための高度なメモリコントローラ (ネットワークシステム)
- 帯域保証型大容量バッファ制御 (ネットワークシステム)
- SoC組み込み用超並列プロセッサ(MX)のリアルタイム画像処理への応用
- 帯域保証型大容量バッファ制御(システム構成技術)
- 省電力ルータのための高度なメモリコントローラ(システム構成技術)
- トラヒック流量およびバッファ使用率にもとづく省電力パケットバッファの電力性能評価(ワイヤレスインターネット,マルチホップネットワーク,メッシュネットワーク,ネットワーク符号化,クロスレイヤ技術,無線通信及び一般)
- 細粒度トラヒック予測を用いたトラヒック追従型省電力ルータにおけるレイテンシ削減(ネットワーク品質,ネットワーク管理・計測,ネットワーク仮想化,一般)
- 250Msps, 0.5W FIBに適した大容量eDRAMベースサーチエンジンの開発
- 4. SoC組込み向け超並列プロセッサMXによる画像処理・画像認識の実現(最先端メディアプロセッサが拓く映像処理)
- 二次元スライス化パケットバッファにおける電力オーバーヘッドを最小化するスライス化パラメータ(仮想化・運用1)