低消費データ保持モードを搭載したモバイル用途向け16Mbit混載DRAMコア(新メモリ技術,メモリ応用技術,一般)
スポンサーリンク
概要
- 論文の詳細を見る
自己整合でタイミングを制御する機能とデータ保持時に消費電力を抑えるための回路と,それらを実現するための技術を紹介する。メモリ容量16Mビットの試作チップを0.13μmの低消費電力プロセス技術で作製し,312MHzのランダムサイクル動作を達成している。データ保持電力は73μWで,従来のアーキテクチャと比較して5%に低減した。
- 社団法人電子情報通信学会の論文
- 2004-04-16
著者
-
有本 和民
(株)ルネサステクノロジシステムソリューション統括本部システムコア技術統括部
-
森下 玄
三菱電機ULSI開発研究所
-
行天 隆幸
(株)ルネサステクノロジシステムソリューション統括本部
-
森下 玄
(株)ルネサステクノロジシステムコア技術統括部
-
新川田 裕樹
(株)ルネサステクノロジ
-
林 勇
(株)ルネサステクノロジ
-
松岡 秀人
(株)ルネサステクノロジ
-
高橋 和裕
(株)ルネサスデバイスデザイン
-
重田 邦安
(株)ルネサスデバイスデザイン
-
新納 充貴
(株)ルネサステクノロジ
-
岡本 真子
(株)ルネサスデバイスデザイン
-
蜂須賀 敦司
(株)ルネサステクノロジ
-
天羽生 淳
(株)ルネサステクノロジ
-
笠岡 竜雄
(株)ルネサステクノロジ
-
堂阪 勝己
(株)ルネサステクノロジ
-
林 勇
(株)ルネサステクノロジシステムコア技術統括部
-
岡本 真子
大王電機(株)
-
天羽生 淳
株式会社ルネサステクノロジ
-
行天 隆幸
株式会社ルネサステクノロジシステムソリューション統括本部
-
蜂須賀 敦
株式会社ルネサステクノロジ
-
有本 和民
(株)ルネサステクノロジ システムソリューション統括本部 システムコア技術統括部
関連論文
- 低消費電力SoCプラットフィームに適し、電圧スケーラビリティ及び加速スクリーニング性を有する、Advanced-DFM RAM(新メモリ技術とシステムLSI)
- C-12-32 超並列SIMD型演算プロセッサMX-1への暗号化処理の実装(C-12.集積回路,一般セッション)
- SoC組み込み用超並列プロセッサ(MX)のリアルタイム画像処理への応用(スマートパーソナルシステム,一般)
- CAMを有する超並列SIMD型演算プロセッサによる効果的なAES暗号化処理(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- CMOS/SIMOX技術を用いた動作電圧範囲の広いSOI-DRAM
- スタック型キャパシタ構造の薄膜SOI-DRAMプロセス
- ディペンダブルな組込みシステムに適した省電力高性能通信機構(通信とグリッドII)
- マルチマトリックスコア・アーキテクチャによるリアルタイム画像処理SoC(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- マトリクス構造超並列プロセッサMX-1のプログラム開発手法(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- マトリクス構造超並列プロセッサの概要と画像処理への適用検討(スマートパーソナルシステム,一般)
- 低消費データ保持モードを搭載したモバイル用途向け16Mbit混載DRAMコア(新メモリ技術,メモリ応用技術,一般)
- AT-2-4 SoC組込み超並列プロセッサMXの概要とアプリケーション展開(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
- C-12-40 3値CAMセルのプルダウントランジスタの構成に関する検討(C-12.集積回路D(メモリ),一般講演)
- 3Dグラフィックスに適したRead/Write同時動作が可能な0.18um混載DRAMマクロ
- C-12-76 同期設計手法を用いたメモリに適した内部クロック発生回路
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
- SOIを用いたキャパシタレス・ツイントランジスタRAM(TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- CAMを有する超並列SIMD型演算プロセッサによる効果的なマルチメディアデータ処理について(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- C-12-9 超並列SIMDプロセッサによる暗号化(AES)処理の一手法(C-12.集積回路B(ディジタル),一般講演)
- マルチプルCAMマッチとアダプティブテーブル最適化を利用するリアルタイムハフマン符号化アーキテクチャ
- マルチプルCAMマッチとアダプティブテーブル最適化を利用するリアルタイムハフマン符号化アーキテクチャ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- マトリクス型超並列プロセッサMX-1の応用事例(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- SOIプラットフォーム組み込み用高密度メモリ : Twin transistor RAM(TT-RAM)(新メモリ技術とシステムLSI)
- ワースト条件をなくした低電圧SoC向けオンチップPVT制御システムの提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ワースト条件をなくした低電圧SoC向けオンチップPVT制御システムの提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 400GOPS 250mW マトリックス型超並列プロセッサの開発 : モバイル向けSoCにも組込み可能な超高速プロセッサIP(VLSI一般(ISSCC2006特集))
- ボディーコントロール回路を用いた低電圧/低消費電力SOI-DRAM
- 複数メモリコア共有型メモリリペア解析回路の開発(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 複数メモリコア共有型メモリリペア解析回路の開発(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- eDRAM 対応 包括的・リアルタイムリペア解析回路(CRESTA)の開発
- パイプラインド階層検索とシフト冗長技術を用いた4.5MbダイナミックTCAMの開発(新メモリ技術,メモリ応用技術,一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOSダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 高効率冗長方式、システムLSI向けテスト容易化機能搭載の0.13μm 32M/64Mビット混載DRAMコア
- 新構造メモリ技術とSoCプラットフォーム(新メモリ技術とシステムLSI)
- SoC組み込み用途に適したプログラマブルデバイス技術(リコンフィギャラブルシステム, リコンフィギャラブルシステム, 一般)
- マルチマトリックスコア・アーキテクチャによるリアルタイム画像処理SoC (コンシューマエレクトロニクス)
- マトリックス型超並列SIMDプロセッサのためのデータ変換バスブリッジの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- マトリックス型超並列SIMDプロセッサのためのデータ変換バスブリッジの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- SIP対応駆動能力可変型出力バッファによる高周波ウェハテスト
- SIP対応駆動能力可変型出力バッファによる高周波ウェハテスト
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- 0.18μm eDRAMコアの開発による0.18μm DRAM混載システムLSIコア技術の確立 (特集 LSI)
- SOI構造に適した低電圧大容量DRAM高速回路技術
- Zコンペア/αブレンドユニット内蔵三次元フレームバッファメモリー
- センス同期式書き込み/読出し方式回路を搭載したSRAM I/F混載DRAMコア(MRAM,不揮発メモリ,メモリ,一般)
- DRAM混載システムLSIの現状と今後の動向
- ハミング距離とマンハッタン距離に適応可能な全並列処理パターンマッチングエンジン
- 最小ハミング距離検索機能を有する全並列型アーキテクチャによる小面積・高速連想メモリの開発 (メモリ・混載メモリ及びIC一般)
- C-12-38 最小ハミング距離検索機能を有する小面積・高速連想メモリの開発
- SoC組み込み用超並列プロセッサ(MX)のリアルタイム画像処理への応用
- 4. SoC組込み向け超並列プロセッサMXによる画像処理・画像認識の実現(最先端メディアプロセッサが拓く映像処理)