SIP対応駆動能力可変型出力バッファによる高周波ウェハテスト

スポンサーリンク

概要

• 論文の詳細を見る

• システムLSIの機能向上において、SIP(System In a Package)は、SOC(System On a Chip)と同様に有力な候補になっているが、ウェハ状態での良品チップ選別方法が問題視されている。本論文は、その問題を解決すべく、SIPに適したテストフローを提案し、駆動能力可変型出力バッファによりその実現を目指した。提案の出力バッファは、SIP内部接続、高周波ウェハテストという2種類のI/O負荷に対応して駆動能力を可変とし、それぞれに最適な出力波形と遅延時間を実現した。これにより、高速ウェハテストの新テストフローによって、テストコストが35%削減できる。

• 社団法人電子情報通信学会の論文
• 2003-01-24

著者

• 日高 秀人

  株式会社ルネサステクノロジ

• 新納 充貴

  (株)ルネサステクノロジ

• 冨嶋 茂樹

  三菱電機(株)ULSI開発研究所

• 谷崎 弘晃

  株式会社ルネサスデザイン

• 谷崎 弘晃

  三菱電機エンジニアリング(株)ULSI技術開発センター

• 新納 充貴

  三菱電機(株)ULSI技術開発センター

• 日高 秀人

  三菱電機(株)ULSI技術開発センター

• 丸田 昌直

  三菱電機(株)ULSI技術開発センター

• 冨嶋 茂樹

  三菱電機(株)ulsi技術開発センター

関連論文

• 低消費データ保持モードを搭載したモバイル用途向け16Mbit混載DRAMコア(新メモリ技術,メモリ応用技術,一般)
• インピーダンス調整回路を用いた複合型電源電圧降下回路
• ギガスケールDRAMのための低電圧回路技術
• セルフリファレンスセンスアンプを用いた高密度1T-4MTJ MRAM(新メモリ技術とシステムLSI)
• 低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア(新メモリ技術, メモリ応用技術, 一般)
• 低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア
• 複数メモリコア共有型メモリリペア解析回路の開発(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
• 複数メモリコア共有型メモリリペア解析回路の開発(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
• eDRAM 対応 包括的・リアルタイムリペア解析回路(CRESTA)の開発
• 高効率冗長方式、システムLSI向けテスト容易化機能搭載の0.13μm 32M/64Mビット混載DRAMコア
• 携帯機器用画像処理システムLSI向け小面積、低消費電力混載DRAMマクロ (メモリ・混載メモリ及びIC一般)
• SIP対応駆動能力可変型出力バッファによる高周波ウェハテスト
• SIP対応駆動能力可変型出力バッファによる高周波ウェハテスト
• SOI構造に適した低電圧大容量DRAM高速回路技術
• 車載向け高速、高信頼性40nm混載SG-MONOSフラッシュマクロの開発 : 160MHzランダムアクセス可能コード領域と10M回書き換え可能データ領域の実現(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)

もっと見る 閉じる

スポンサーリンク