インピーダンス調整回路を用いた複合型電源電圧降下回路
スポンサーリンク
概要
- 論文の詳細を見る
DRAMは、内部電源電圧降下回路(VDC)が搭載されて以来、低消費電力化と高信頼性確保の為に、DRAM内部回路の動作電圧は低減されている。しかし、従来用いられてきたVDCでは、低電源電圧での動作において、電流供給能力及び応答特性の劣化が懸念される。本研究では、従来広く利用されているアナログ型VDC (A-VDC)にデジタル型VDC (D-VDC)動作を加えることにより、相互に短所を補い合い、低電圧下でより広範囲での負荷動作周波数に適用させるミックスモード型VDC (MM-VDC)を提案する。さらに、より安定した内部電源電圧の発生と系の安定動作を目的として、D-VDCの電流供給能力を負荷電流消費に合わせて調整する為のインピーダンス調整回路(IAC)をD-VDC構成内に配置する。
- 社団法人電子情報通信学会の論文
- 1996-05-23
著者
-
日高 秀人
株式会社ルネサステクノロジ
-
尾崎 英之
三菱電機(株)ULSI技術開発センター
-
大石 司
三菱電機株式会社ULSI技術開発センタ
-
安田 憲一
三菱電機(株)ulsi開発センター
-
尾崎 英之
三菱電機株式会社・LSI研究所・設計技術部
-
小宮 祐一郎
三菱電機株式会社 ULSI開発研究所
-
浜出 啓
三菱電機株式会社 ULSI開発研究所
-
朝倉 幹雄
三菱電機株式会社 ULSI開発研究所
-
安田 憲一
三菱電機株式会社 ULSI開発研究所
-
古谷 清広
三菱電機株式会社 ULSI開発研究所
-
加藤 哲男
三菱電機株式会社 ULSI開発研究所
-
日高 秀人
三菱電機株式会社 ULSI開発研究所
-
大石 司
株式会社ルネサステクノロジ
-
濱出 啓
三菱電機株式会社ULSI技術開発センター
-
古谷 清広
三菱電機(株)ULSI開発センター
関連論文
- 3Dグラフィックスに適したRead/Write同時動作が可能な0.18um混載DRAMマクロ
- 携帯型422P@HLエンコーダシステム対応64Mbit-DRAM内蔵1チップMPEG-24 22P@MLエンコーダLSIの開発 (「VLSI一般」)
- 広い動作周波数を実現するパイプライン制御法
- DDR SDRAMのデータスキュー低減
- 3) 70ns 256kビット・ダイナミックRAM(テレビジョン電子装置研究会(第122回))
- 70ns 256Kビット ダイナミック RAM
- インピーダンス調整回路を用いた複合型電源電圧降下回路
- 超低消費電力DRAMに適したアレイ構成 : 列アドレス選択センス方式の検討
- 昇圧センスグランド方式を採用した256Mbit DRAM
- 256MビットダイナミックRAM (特集"半導体")
- セルフリファレンスセンスアンプを用いた高密度1T-4MTJ MRAM(新メモリ技術とシステムLSI)
- 低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア(新メモリ技術, メモリ応用技術, 一般)
- 低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア
- 複数メモリコア共有型メモリリペア解析回路の開発(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 複数メモリコア共有型メモリリペア解析回路の開発(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- eDRAM 対応 包括的・リアルタイムリペア解析回路(CRESTA)の開発
- C-12-37 DRAMのアレイ電源低電圧化によるtRCD遅延評価
- 高速アレイ動作とデータ保持特性の改善を両立可能なDRAMアーキテクチャー
- 高効率冗長方式、システムLSI向けテスト容易化機能搭載の0.13μm 32M/64Mビット混載DRAMコア
- 携帯機器用画像処理システムLSI向け小面積、低消費電力混載DRAMマクロ (メモリ・混載メモリ及びIC一般)
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- SIP対応駆動能力可変型出力バッファによる高周波ウェハテスト
- SIP対応駆動能力可変型出力バッファによる高周波ウェハテスト
- スキュー及びジッターを低減可能な,DDR-SDRAMに適したDLL回路構成に関する提案
- 並列推論マシン(PIM/m)用VLSI
- DRAMメモリセル絶縁膜の高速スクリ-ニング法
- 車載向け高速、高信頼性40nm混載SG-MONOSフラッシュマクロの開発 : 160MHzランダムアクセス可能コード領域と10M回書き換え可能データ領域の実現(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)