ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案

スポンサーリンク

概要

論文の詳細を見る
DDR-SDRAMに搭載されたDLL回路の高性能化に関する検討を行った。DDR-SDRAMの高速化に対応するため、DLLのスキュー及びジッターを低減する技術、及び周波数特性を向上する技術を提案した。スキュー低減技術に関しては、クロック入力初段において発生するスキューをキャンセル出来る直接位相比較方式、及びウェハーテスト時に正確なスキュー調整を可能とするウェハレベルレプリカ調整技術を提案した。更にジッター低減技術に関しては、階層ディレイライン採用時にコース遅延にファイン遅延を自動的に合わせ込むファインディレイ正規化技術を、又クロック周波数の向上に対してはディレイラインの周波数特性を改善する技術を提案した。
社団法人電子情報通信学会の論文
2000-08-17

著者

関連論文

もっと見る

スポンサーリンク