低電圧DRAMに適したプリチャージド・キャパシタ補助・センス方式

スポンサーリンク

概要

• 論文の詳細を見る

• ボルテージダウンコンバータ(VDC)とブーステッドセンスグランド(BSG)方式との組み合わせは携帯端末等に用いられる低電圧(低消費電力)DRAMに適している。 しかし、単にセンス電源電圧を降圧するだけではセンス速度の低下が避けられない。 また、チップのGNDから適度に高められたセンスグランド電圧を通電期間全体に渡ってノイズ耐性を確保しつつ安定的に維持することは極めて困難である。 本論文ではVDCとBSGとの組み合わせにおいて、これらの問題を解決出来るプリチャージド・キャパシタ補助・センス(PCAS)方式と本方式に適したレベル制御回路を提案する。

• 社団法人電子情報通信学会の論文
• 1999-06-25

著者

• 河野 隆司

  三菱電機株式会社ulsi技術開発センター

• 濱本 武史

  三菱電機株式会社ulsi技術開発センター

• 小西 康弘

  三菱電機株式会社ULSI技術開発センター

• 光井 克吉

  三菱電機株式会社 ULSI技術開発センター

• 小西 康弘

  三菱電機(株)ulsi開発研究所

関連論文

• 180MHz動作マルチプルレジスタ16MbシンクロナスDRAM
• C-12-37 DRAMのアレイ電源低電圧化によるtRCD遅延評価
• 高速アレイ動作とデータ保持特性の改善を両立可能なDRAMアーキテクチャー
• 低電圧DRAMに適したプリチャージド・キャパシタ補助・センス方式
• 低電圧DRAMに適したプリチャージド・キャパシタ補助・センス方式
• 低電圧DRAMに適したプリチャージド・キャパシタ補助・センス方式
• ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
• ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
• ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
• SSTL_3インタフェースによる信号入力特性の改善
• SSTL_3インタフェースによる信号入力特性の改善
• 64ビット縮退テストモードを搭載した16MビットシンクロナスDRAM
• マルチプルレジスタ方式によるシンクロナスDRAMの180MHz読みだし動作
• スキュー及びジッターを低減可能な,DDR-SDRAMに適したDLL回路構成に関する提案
• 高速I/Oインターフェースの最近の動向
• 100MHz動作2バンク構成16MビットシンクロナスDRAM (先端半導体) -- (メモリ)

もっと見る 閉じる

スポンサーリンク