100MHz動作2バンク構成16MビットシンクロナスDRAM (先端半導体<特集>) -- (メモリ)
スポンサーリンク
概要
著者
関連論文
- 180MHz動作マルチプルレジスタ16MbシンクロナスDRAM
- C-12-37 DRAMのアレイ電源低電圧化によるtRCD遅延評価
- 高速アレイ動作とデータ保持特性の改善を両立可能なDRAMアーキテクチャー
- 低電圧DRAMに適したプリチャージド・キャパシタ補助・センス方式
- 低電圧DRAMに適したプリチャージド・キャパシタ補助・センス方式
- 低電圧DRAMに適したプリチャージド・キャパシタ補助・センス方式
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- SSTL_3インタフェースによる信号入力特性の改善
- SSTL_3インタフェースによる信号入力特性の改善
- 64ビット縮退テストモードを搭載した16MビットシンクロナスDRAM
- マルチプルレジスタ方式によるシンクロナスDRAMの180MHz読みだし動作
- 高速I/Oインターフェースの最近の動向
- 100MHz動作2バンク構成16MビットシンクロナスDRAM (先端半導体) -- (メモリ)