高速アレイ動作とデータ保持特性の改善を両立可能なDRAMアーキテクチャー
スポンサーリンク
概要
- 論文の詳細を見る
DRAMの開発において、データ保持特性の改善は常に中心的課題である。その解決手段の一つとしてBoosted Sense Ground(BSG)方式が提案されているが、安定したセンスGNDレベルの発生とアレイ動作電圧の低電圧化によるセンス動作の遅延など、実デバイスに適用するためにはまだ問題が残されている。本論文では、こうした問題を解決できるPrecharged-Capasitor Assisted Sensing(PCAS)方式および本方式に適したレベル制御回路を紹介する。また、実デバイスの検証結果も示す。
- 社団法人電子情報通信学会の論文
- 2000-04-13
著者
-
浜出 啓
三菱電機株式会社 ULSI開発研究所
-
河野 隆司
三菱電機株式会社ulsi技術開発センター
-
濱本 武史
三菱電機株式会社ulsi技術開発センター
-
濱出 啓
三菱電機株式会社ULSI技術開発センター
-
小西 康弘
三菱電機株式会社ULSI技術開発センター
-
光井 克吉
三菱電機株式会社 ULSI技術開発センター
-
小西 康弘
三菱電機(株)ulsi開発研究所
関連論文
- 180MHz動作マルチプルレジスタ16MbシンクロナスDRAM
- インピーダンス調整回路を用いた複合型電源電圧降下回路
- C-12-37 DRAMのアレイ電源低電圧化によるtRCD遅延評価
- 高速アレイ動作とデータ保持特性の改善を両立可能なDRAMアーキテクチャー
- 低電圧DRAMに適したプリチャージド・キャパシタ補助・センス方式
- 低電圧DRAMに適したプリチャージド・キャパシタ補助・センス方式
- 低電圧DRAMに適したプリチャージド・キャパシタ補助・センス方式
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- SSTL_3インタフェースによる信号入力特性の改善
- SSTL_3インタフェースによる信号入力特性の改善
- 64ビット縮退テストモードを搭載した16MビットシンクロナスDRAM
- マルチプルレジスタ方式によるシンクロナスDRAMの180MHz読みだし動作
- スキュー及びジッターを低減可能な,DDR-SDRAMに適したDLL回路構成に関する提案
- 高速I/Oインターフェースの最近の動向
- 100MHz動作2バンク構成16MビットシンクロナスDRAM (先端半導体) -- (メモリ)