スキュー及びジッターを低減可能な,DDR-SDRAMに適したDLL回路構成に関する提案
スポンサーリンク
概要
- 論文の詳細を見る
- 電子情報通信学会の論文
- 2000-08-24
著者
関連論文
- インピーダンス調整回路を用いた複合型電源電圧降下回路
- C-12-37 DRAMのアレイ電源低電圧化によるtRCD遅延評価
- 高速アレイ動作とデータ保持特性の改善を両立可能なDRAMアーキテクチャー
- 低電圧DRAMに適したプリチャージド・キャパシタ補助・センス方式
- 低電圧DRAMに適したプリチャージド・キャパシタ補助・センス方式
- 低電圧DRAMに適したプリチャージド・キャパシタ補助・センス方式
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- スキュー及びジッターを低減可能な,DDR-SDRAMに適したDLL回路構成に関する提案
- 並列推論マシン(PIM/m)用VLSI
- DRAMメモリセル絶縁膜の高速スクリ-ニング法