低電圧DRAMの昇圧電位発生回路構成
スポンサーリンク
概要
- 論文の詳細を見る
電池駆動の携帯機器の急速な発展に伴い, DRAMの低電圧化が重要な技術課題となってきている. 今回, 電源電圧1.2VのDRAMに適した昇圧電位 (Vpp) の構成について検討するとともに, 低電圧動作に適した2種類のVpp発生回路を提案する. チャージトランスファーポンプ (CTポンプ) は2・Vcc以上の電位のVpp電荷を効率的に生成することを可能とする. チャージリサイクルポンプ (CRポンプ) は, 電荷を再利用することで, ポンプが生成するVpp電荷の減少なしにポンプの消費電力低減を可能とする. 以上のVpp構成と新規ポンプ回路を1.2VのDRAMに適用することで, Vppポンプの消費電力を従来より46%削減出来るという結果を得た.
- 1996-08-22
著者
関連論文
- 超低消費電力DRAMに適したアレイ構成 : 列アドレス選択センス方式の検討
- 0.8Vアレイ動作による,低消費・ワイドレンジDRAM
- ギガスケールDRAMのための低電圧回路技術
- 昇圧センスグランド方式によるリフレッシュ特性の改善
- 自動内部電源振幅制御データ保持モードを有する低消費電力DRAM
- embedded DRAM(eRAM)の技術的課題と対策
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- SOI構造に適した低電圧大容量DRAM高速回路技術
- 低電圧DRAMの昇圧電位発生回路構成