0.8Vアレイ動作による,低消費・ワイドレンジDRAM
スポンサーリンク
概要
- 論文の詳細を見る
マルチメディアシステム,特に携帯用システムにおいては,低電圧・低消費電力であるだけでなく,多種の電源電圧に対応するワイドレンジで動作するDRAMが必要である。この場合,従来用いられてきたDRAMのセンス方式では,1V以下の電源電圧では,高速でしかも安定なセンス動作は難しい。そこで、0.8Vで安定したセンス動作が可能となる技術,1/2Vccビット線プリチャージ電荷転送型プリセンス技術をここに提案する.これは,センスアンプ端をビット線端よりも高い電位にプリチャージして,センスアンプ端-ビット線端間の電荷転送を行うことにより,センスアンプ端での読み出し電位を増幅する,という技術である.
- 社団法人電子情報通信学会の論文
- 1997-05-22
著者
-
有本 和民
立命館大学理工学部
-
有本 和民
三菱電機(株)ULSI開発研究所
-
藤野 毅
三菱電機(株) ULSI研究所
-
加藤 宏
三菱電機(株)ulsi技術開発センター
-
天野 照彦
三菱電機株式会社ulsi技術開発センター
-
天野 照彦
三菱電機(株) Ulsi開発研究所
-
久家 重博
三菱電機(株) ULSI開発研究所
-
築出 正樹
三菱電機(株) ULSI開発研究所
-
加藤 宏
三菱電機(株)
-
久家 重博
三菱電機 Ulsi技開セ
-
天野 照彦
ルネサスエレクトロニクス株式会社
関連論文
- マルチファンクションプログラマブルSOI-演算メモリMFPM(計算機システム)
- SoC組込み向け超並列プロセッサMXたよる画像処理・画像認識の実現
- SoC組み込み用超並列プロセッサ(MX)のリアルタイム画像処理への応用(スマートパーソナルシステム,一般)
- プログラマブルロジックePLXを用いたネットワークセキュリティ回路の実装評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ボディ制御技術を採用した1V 46ns 16Mbit SOI-DRAMの設計技術
- 0.15μm CMOSトランジスタの高性能,高信頼性化プロセス
- マトリクス構造超並列プロセッサMX-1のプログラム開発手法(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- マルチファンクションプログラマブルSOI-演算メモリMFPM
- AT-2-4 SoC組込み超並列プロセッサMXの概要とアプリケーション展開(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
- 3Dグラフィックスに適したRead/Write同時動作が可能な0.18um混載DRAMマクロ
- プログラマブルロジックePLXを用いたネットワークセキュリティ回路の実装評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- プログラマブルロジックePLXの自動マッピングツールの開発とローカルアーキテクチャ検討(リコンフィギャラブルシステム1,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- SoC埋め込み型プログラマブルロジックePLX向け自動配線ツールの検討(リコンフィギャラブルデバイス,リコンフィギャラブルシステム,一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- C-12-76 同期設計手法を用いたメモリに適した内部クロック発生回路
- 化学増幅ポジ型3成分系電子線レジストの設計と開発
- SoC埋め込み型プログラマブルロジックePLXのネットワークセキュリティ処理への応用(スマートパーソナルシステム,一般)
- Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
- Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
- Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
- 0.8Vアレイ動作による,低消費・ワイドレンジDRAM
- ボディーコントロール回路を用いた低電圧/低消費電力SOI-DRAM
- 階層型メモリブロックレイアウト方式と分散配置バンク構成を採用した200MHz 1GbitシンクロナスDRAMの設計技術
- ギガスケールDRAMのための低電圧回路技術
- 自動内部電源振幅制御データ保持モードを有する低消費電力DRAM
- 高効率冗長方式、システムLSI向けテスト容易化機能搭載の0.13μm 32M/64Mビット混載DRAMコア
- 携帯機器用画像処理システムLSI向け小面積、低消費電力混載DRAMマクロ (メモリ・混載メモリ及びIC一般)
- 新構造メモリ技術とSoCプラットフォーム(新メモリ技術とシステムLSI)
- SoC組み込み用途に適したプログラマブルデバイス技術(リコンフィギャラブルシステム, リコンフィギャラブルシステム, 一般)
- データ保持電流低減に適した256Mb DRAMアレイアーキテクチャ
- データ保持電流低減に適した256Mb DRAMアレイアーキテクチャ
- データ保持電流低減に適した256Mb DRAMアレイアーキテクチャ
- 回転楕円ミラー型電子分光器の開発
- 2p-PSA-46 回転楕円ミラー型高時間分解光電子分光器の開発
- SOI構造に適した低電圧大容量DRAM高速回路技術
- 低電圧DRAMの昇圧電位発生回路構成
- DRAM混載システムLSIの現状と今後の動向
- 0.3Vマッチ線センスアンプを用いた65nm CMOS 250MHz動作18Mb TCAM(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)