DDR SDRAMのデータスキュー低減
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 1998-09-07
著者
-
坂本 渉
東北大学電気通信研究所
-
坂本 渉
三菱電機(株)ulsi技術開発センター
-
岩本 久
三菱電機(株)ulsi開発研究所
-
岩本 久
三菱電機(株)ulsi技術開発センター
-
安田 憲一
三菱電機(株)ULSI技術開発センター
-
梶本 武志
三菱電機(株)ULSI技術開発センター
-
西野 愛子
三菱電機エンジニアリング(株)LSI設計センター
-
安田 憲一
三菱電機(株)ulsi開発センター
関連論文
- Surrounding Gate Transistorにおける量子効果を考慮したC-V特性のウェハ面方位依存性(プロセス・デバイス・回路シミュレーション及び一般)
- 強反転領域におけるSGTの移動度増加(プロセス・デバイス・回路シミュレーション及び一般)
- C-11-5 Surrounding Gate Transistorにおける量子効果を考慮した反転層電子分布(C-11.シリコン材料・デバイス,エレクトロニクス2)
- 強反転領域におけるSGTの移動度増加
- C-11-4 Double-Gate MOSFET における空間電荷密度のシリコン膜厚依存性
- C-11-9 部分空乏型および完全空乏型SOI MOSFETの過渡応答
- 180MHz動作マルチプルレジスタ16MbシンクロナスDRAM
- 広い動作周波数を実現するパイプライン制御法
- DDR SDRAMのデータスキュー低減
- インピーダンス調整回路を用いた複合型電源電圧降下回路
- Surrounding Gate Transistorにおける量子効果を考慮したC-V特性のウェハ面方位依存性(プロセス・デバイス・回路シミュレーション及び一般)
- 強反転領域におけるSGTの移動度増加(プロセス・デバイス・回路シミュレーション及び一般)
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- SSTL_3インタフェースによる信号入力特性の改善
- SSTL_3インタフェースによる信号入力特性の改善
- 64ビット縮退テストモードを搭載した16MビットシンクロナスDRAM
- マルチプルレジスタ方式によるシンクロナスDRAMの180MHz読みだし動作