可変遅延素子を用いた自己同期パイプライン
スポンサーリンク
概要
- 論文の詳細を見る
自己同期設計は、クロックスキューの問題を軽減し、またチップ全体の回路動作が分散的であり電源ノイズ低減の効果をもつため、有望な設計方式として注目されている。本報告では、電圧制御型遅延素子を用いたC素子による自己同期パイプラインを提案する。0.8μmCMOSプロセスにより試作したテストチップが、制御電圧0.0〜3.75Vに対し、12〜100MHzの範囲で安定的に動作することを確認した。さらに、テストチップに対し、いくつかの改良を加え、0.5μmCMOSプロセスを想定したSPICEシミュレーションを行った結果、250MHz以上の高速パイプライン動作が実現できることが確認できた。
- 社団法人電子情報通信学会の論文
- 1993-06-25
著者
-
徳田 健
三菱電機システムLSI開発研究所
-
小守 伸史
三菱電機(株)
-
徳田 健
三菱電機lsi研究所
-
田村 俊之
三菱電機先端技術総合研究所
-
寺田 浩詔
大阪大学工学部情報システム工学科
-
高田 英裕
三菱電機(株)lsi研究所lsi設計技術第三部
-
田村 俊之
三菱電機(株)先端技術総合研究所
-
佐藤 尚和
三菱電機LSI研究所
-
小守 伸史
三菱電機LSI研究所
-
浅井 文康
三菱電機LSI研究所
-
田村 俊之
三菱電機LSI研究所
-
瀬口 禎浩
三菱電機LSI研究所
-
高田 英裕
三菱電機LSI研究所
-
浅井 文康
三菱電機(株)LSI研究所LSI設計技術第三部
-
瀬口 禎浩
三菱電機(株)LSI研究所LSI設計技術第三部
-
佐藤 尚和
三菱電機(株)lsi研究所lsi設計技術第三部
-
寺田 浩詔
大阪大学工学部
-
寺田 浩詔
大阪大学
関連論文
- ボディ制御技術を採用した1V 46ns 16Mbit SOI-DRAMの設計技術
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 高知応用層交換所の構築
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- 超広帯域光ネットワークにおける分散型マルチプロトコルルータ
- NEURO4システムの高速化の検討と評価
- データ駆動型プロセッサRAPIDのソフトウェア開発環境
- 人工網膜カメラネットワークを用いた駐車場監視システム(ネットワークカメラ、セキュリティカメラ、車載カメラおよび関連デバイス)
- An Evaluation of sDPCE language for on chip SIMD processors
- On Chip SIMDプロセッサ用のC言語拡張sDPCEの提案
- SIMD型並列プロセッサを用いた高速EBデータ照査システム
- 1.2GFLOPSニューロチップ用S/Wシミュレータの開発
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- 感度自動調整機能を有する人工網膜LSI
- 感度自動調整機能を有する人工網膜LSI
- VLIWマルチメディアプロセッサD10V (マルチメディア・通信用LSIおよびDSP)
- 階層型メモリブロックレイアウト方式と分散配置バンク構成を採用した200MHz 1GbitシンクロナスDRAMの設計技術
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 2次元ディジタルフィルタの動的データ駆動型並列実現法
- 疎な結合を持つ相互結合型神経回路網の動的データ駆動型並列実現法
- 論理式簡単化アルゴリズム:A5
- 多値論理式の簡単化アルゴリズムについて (多値論理およびその応用)
- 論理式最小化の一手法とその適用限界について
- デコ-ダ付きプログラマブル・ロジック・アレ-の変数割当の一手法
- Design Philosophy of a Data-Driven Processor: Q-p
- 並列遺伝的アルゴリズムとその動的データ駆動型実現法
- 人工網膜チップ (特集 ディジタルイメ-ジング技術)
- 1.92GFLOPS パーソナルコンピュータ用ニューロボード
- 画像認識用ニューロチップ
- 792MFLOPSパーソナルコンピュータ用ニューロボード
- 1Gb SDRAMの高速/低消費電力向きバンク構成
- 1Gb SDRAMの高速化メモリブロックレイアウト方式
- 1.2GFLOPSニューロチップ用S/W開発支援環境の開発
- 動的データ駆動型処理システムQ_の視覚的評価支援環境
- データ駆動型プロセッサRAPIDのソフトウェア開発環境
- 動的データ駆動型処理システムQv-xの視覚的評価支援環境
- データフロー・プロセッサRAPIDの並列デバッグ環境
- データフロー・プロセッサRAPIDのマルチプロセッサ構成
- データ駆動形プロセッサの自動車用エンジン制御への適用
- 可変遅延素子を用いた自己同期パイプライン
- 1チップデータ駆動形プロセッサのアーキテクチャ評価
- セルフタイム回路によるデータ駆動型プロセッサとその応用(回格技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 自己タイミング型パイプラインによる優先キューイング制御方式(インターネット)
- 100M packets/sec 自己タイミング型優先キュー:FQ
- B-6-78 折り返し型自律 QoS 制御方式におけるジッタ抑制法の一考察
- A-1-31 自己同期型折り返しパイプラインの一実現法
- データ駆動型プロセッサにおける相対アドレス方式の検討
- 超高位図的仕様記述環境(AESOP)プロトタイプの評価
- 超高位図的仕様記述環境(AESOP)プロトタイプの実行系
- 超高位図的仕様記述環境(AESOP)プロトタイプの変換系
- 超高位図的仕様記述環境(AESOP)プロトタイプの構成
- 超高位図的仕様記述環境(AESOP)プロトタイプにおける仕様記述環境
- 信号流れ図からのデータ駆動型プログラムの対話的生成手法
- 多面的な図的仕様記述の対話的な相互変換手法
- 信号処理の図的仕様記述からのデータ駆動型プログラムの生成手法
- AESOPにおけるプロトタイピング手法
- AESOPにおける仕様記述相互間の変換手法
- AESOPの多面的な図的仕様記述手法
- マルチメディア信号処理仕様からのデータ駆動プログラムの直接生成手法
- ストリーム指向システム開発のための対話的仕様記述環境
- ストリーム指向システム開発のための対話的仕様記述環境
- 信号処理向きデータ駆動型プロセッサ用のソフトウェア部品の一検討
- マルチメディア信号処理のプログラム生成手法の一検討
- Enhanced Fallback+ : An Efficient Multiconstraint Path Selection Algorithm for QoS Routing(Internet)
- A Multipoint-to-Multipoint Routing Method for Load Balanced Communications in Large Scale Networks(Network)
- Network Map Architecture Using Inter-Agent Communication Techniques for Multiple QoS Routing
- Holonic Network: A New Network Architecture for Personalized Multimedia Communications Based on Autonomous Routing (Special Issue on Telecommunications Network Planning and Design)
- アーキテクチャ動向 ( マイクロプロセッサ 2.)
- 12ビット200kFLIPSのファジー推論プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 12ビット200kFLIPSのファジー推論プロセッサ
- VLSIにおけるビルトインセルフテスト技術の動向
- VLSI設計の新手法
- VLIWメディアプロセッサD30Vアーキテクチャ
- ATMスイッチ用検索機能付きアドレスキュー
- ATMスイッチ用検索機能付きアドレスキュー
- 高速並直列変換回路
- 自己タイミングスーパパイプライン型データ駆動プロセッサ
- 知的センサ開発の最前線A人工網膜LSI
- 光通信と画像処理の将来展望
- 民生・家電向けア-キテクチャの研究動向と応用
- パソコン・ワークステーション・テレビ受像機
- 大阪大学 工学部 情報システム工学科 寺田研究室
- 分散キューバッファを持つデータ駆動型プロセッサQv-xの性能評価
- ハードウェア論理とプログラム処理の統合的記述とその実現法
- メディアプロセッサD30Vの検証手法 (機能論理設計, アーキテクチャ設計支援と一般)
- 冗長複素数系に基づく実数/複素数再構成型算術演算回路の構成
- 冗長複素数系に基づく再構成型算術演算回路の構成
- ネットワークドユニバーシティの試み
- 1.情報ネットワークの発展動向(ネットワークエボリューション)
- 2. 諸課題 2.2 通信網への期待と課題 (<大特集>情報化の進展と社会システム)
- コンピュータ技術と言語
- ビルディングブロック方式による16ビットCPU用LSIの設計
- 超高位図的言語処理システムにおける変換機構の一実現法
- 2. プログラミング・パラダイムと環境 2.2 視覚的プログラミング環境 (<大特集>新しいプログラミング環境)
- 超高位図的言語処理システムの一構成法
- 超高位図的言語処理システムにおける単位処理機構の一構成法
- 超高位図的言語処理システムの利用者インタフェイス
- メディアプロセッサD30Vの検証手法 (機能論理設計, アーキテクチャ設計支援と一般)