データフロー・プロセッサRAPIDの並列デバッグ環境

概要

論文の詳細を見る
我々は、最大性能50MFLOPSのデータフロープロセッサRAPID(Ring Architecture Pipeline Intensive Dataflow processor)を開発し、評価用のマルチプロセッサシステムを構築した(1)。本稿では、RAPIDの並列デバッグ環境について述べる。データフロー方式はプログラムに内在する並列度を利用して、パイプラインを容易に充足することができる。これは反面、実際の命令実行が、ソースプログラム上out-of-orderに起こることを示し、デバッグの難しさを招いている。また、マルチプロセッサシステムでは同時並列にプログラムは実行されるので処理すべきデバッグ情報の量も膨大なものとなる。このため、高速で快適なデバッグ環境を提供するためには、ソフトウェアとハードウェアの融合による支援が必要となる。RAPIDマルチプロセッサシステムでは、RAPIDチップに実装されているデバッグ支援機能を利用することで高速な情報獲得はハードウェアで実現し、獲得した多くの情報の中から必要な情報の選択やわかりやすい表示等はソフトウェアで柔軟に実現するという方針でデバッグ環境を構築中である。以下では、まず、RAPIDチップに実装されているデバッグ支援機能について説明した後、現状実現されているデバッグ環境について述べる。また、今後、実現を目指している並列処理向けのソースレベルのデバッガについて提案する。
一般社団法人情報処理学会の論文
1994-03-07

データフロー・プロセッサRAPIDの並列デバッグ環境

スポンサーリンク

概要

著者

関連論文

スポンサーリンク