VLIWマルチメディアプロセッサD10V (<特集>マルチメディア・通信用LSIおよびDSP)
スポンサーリンク
概要
- 論文の詳細を見る
信号処理における高い処理性能と汎用プログラムでのコード効率の良さを両立するマルチメディアプロセッサD10Vを開発した. VLIW方式を採用しており, 個々の命令ワードは2個のRISCサブ命令を含む. これらのサブ命令は並列, あるいはシーケンシャルに実行される. シーケンシャル実行により, 並列性の小さいプログラムでも高いコード効率を達成する. ベンチマーク評価により, 一般的なDSPの+35%〜-5%の信号処理性能と, 32ビットCISCマイコンより30%以上コンパクトなコードを得られることを確認した.
- 1996-10-17
著者
-
松尾 雅仁
三菱電機(株)LSI研究所
-
吉田 豊彦
三菱電機株式会社システムlsi事業化推進センター
-
佐藤 尚和
三菱電機(株)システムLSI事業化推進センター
-
吉田 豊彦
三菱電機(株)
-
松尾 雅仁
三菱電機 システムlsi開研
-
松尾 雅仁
三菱電機(株)システムlsi開発研究所
-
見学 徹
三菱電機(株)システムLSI開発研究所
-
佐藤 尚和
三菱電機(株)lsi研究所lsi設計技術第三部
関連論文
- A1.71M-Transistor CMOS CPU Chip With Testable Cache Architecture(マイクロ・プロセッサ,ニューラルネットワーク)
- A 1.71M-Transistor CMOS CPU Chip With Testable Cache Architecture.
- 高画質対応MPEG2動き検出LSI (ME3)の開発(1) : アーキテクチャ概要
- A-3-15 組込みシステム用実行ファイルの効率的圧縮および実行方法の提案
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- MPEG-2 AVS1チップエンコーダにおけるシステム多重化手法
- MPEG-2 AVS1チップエンコーダにおけるシステム多重化手法
- MPEG-2 AVS 1チップエンコーダにおけるシステム多重化手法
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- VLIWマルチメディアプロセッサD10V (マルチメディア・通信用LSIおよびDSP)
- フレームバッファ操作を高速化したスーパースカラ・マイクロプロセッサ
- 32ビットマイクロプロセッサGMICRO/400の設計手法
- TRON仕様32ビットマイクロプロセッサG_/100 : (1)マイクロプログラムによる高機能命令の実現とその評価
- TRON仕様32ビットマイクロプロセッサG_/100 : (2)関係データベースによるマイクロプログラムの管理とマイクロデコーダの設計
- 高画質対応MPEG2動き検出LSI(ME3)の開発
- 可変遅延素子を用いた自己同期パイプライン
- 1チップデータ駆動形プロセッサのアーキテクチャ評価
- TRON仕様32ビットマイクロプロセッサG_/100 : (3)関係データベースを中心に統合されたマイクロプログラム開発ツール
- 高画質対応PCベースMPEG2エンコーダ用動き検出拡張ボードの開発
- VLIWメディアプロセッサD30Vアーキテクチャ
- 2V 250MHzマルチメディアプロセッサデザイン
- 2V 250MHzマルチメディアプロセッサデザイン
- マルチメディアプロセッサ"D30V" (特集"LSI") -- (ASIC)
- メディアプロセッサD30Vの検証手法 (機能論理設計, アーキテクチャ設計支援と一般)
- VLIWメディアプロセッサコア内蔵1チップMPEG2復号LSIメモリ・アーキテクチャ
- ベ-ルを脱いだマルチメディアプロセッサD30V (連続特集 97年を彩る最新マイクロプロセッサ(4))
- 低電力携帯電話用メディアプロセッサD10V (特集 CPUのトレンド)
- VLIW型メディアプロセッサ
- メディアプロセッサD30Vの検証手法 (機能論理設計, アーキテクチャ設計支援と一般)