A1.71M-Transistor CMOS CPU Chip With Testable Cache Architecture(マイクロ・プロセッサ,ニューラルネットワーク)
スポンサーリンク
概要
- 論文の詳細を見る
171万個のトランジスタを内蔵した中小型コンピュータシステム用のフルカスタムLSIであるCPUチップを開発した。CPUチップは0.8μmルールCMOS2層アルミ2層ポリシリコンプロセスで製造され、16Kバイトのキャッシュと192エントリのTLBを内蔵している。動作周波数は40MHzである。メモリセルは第2層ポリシリコンで形成される高抵抗負荷を用いた疑似スタティックRAMで、メモリセルサイズは77μm^2である。キャッシュは半クロックでアクセスすることが可能で、また、新規なテスト手法により高速にテストできる。複雑な命令を高速に処理するため、複数の演算器と大規模な水平型マイクロプログラム方式を採用した。
- 社団法人電子情報通信学会の論文
- 1993-04-23
著者
-
大塚 亮
三菱電機lsi研究所
-
大塚 亮
東京農工大学工学部電子工学科木内研究室
-
齋藤 祐一
三菱電機(株)LSI研究所
-
島津 之彦
三菱電機(株)LSI研究所
-
小林 聡一
三菱電機(株)LSI研究所
-
清水 徹
三菱電機(株)LSI研究所
-
松尾 雅仁
三菱電機(株)LSI研究所
-
大塚 亮
三菱電機(株)LSI研究所
-
白井 健治
情報電子研究所
-
村田 裕
情報電子研究所
-
西脇 義哲
情報電子研究所
-
藤岡 勲
情報電子研究所
-
鍋田 芳則
コンピュータ製作所
-
金元 秀博
コンピュータ製作所
-
平岡 精一
情報電子研究所
-
鈴木 寿明
情報電子研究所
-
日向 純一
三菱電機(株)LSI研究所
-
下間 芳樹
情報電子研究所
-
島津 之彦
三菱電機LSI研究所
-
藤岡 勲
三菱電機情報電子研究所
-
鈴木 寿明
三菱電機情報電子研究所
-
下間 芳樹
三菱電機情報電子研究所
-
斎藤 祐一
三菱電機システムlsi開発研究所
-
小林 聡一
(株)ルネサステクノロジシステムソリューション統括本部
-
清水 徹
(株)ルネサステクノロジシステムコア技術統括部
-
金元 秀博
三菱電機株式会社設計システム技術センター
-
鍋田 芳則
三菱電機株式会社 設計システム技術センター
-
金元 秀博
三菱電機株式会社 設計システム技術センター
-
白井 健治
三菱電機(株)情報技術総合研究所
-
平岡 精一
三菱電機(株)
-
松尾 雅仁
三菱電機 システムlsi開研
-
村田 裕
三菱電機(株)
-
日向 純一
三菱電機システムSLI開発研究所
-
清水 徹
三菱電機
-
清水 徹
三菱電機(株)
関連論文
- Handy Reprinter-新しい転写装置の開発研究
- Handy Reprinter(手動式電子複写機)の開発
- A1.71M-Transistor CMOS CPU Chip With Testable Cache Architecture(マイクロ・プロセッサ,ニューラルネットワーク)
- A 1.71M-Transistor CMOS CPU Chip With Testable Cache Architecture.
- 16ビットマイクロコントローラ(M16)の高速シミュレータの開発
- マルチマトリックスコア・アーキテクチャによるリアルタイム画像処理SoC(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- ビジュアルモデリングによるエクストラネットシステム開発支援環境
- 1-4 30万画素人工網膜チップ
- 256×256画素n-MOS Si 人工網膜チップ
- 3. ユビキタス・コンピューティング時代の組み込みマイクロコンピュータ, SuperHとM32R(実例, 新世代マイクロプロセッサアーキテクチャ(後編))
- マイクロコンピュータと共通のデバッグインタフェースを備えたSoC設計プラットホームの開発(システムLSIのための先進アーキテクチャ論文)
- 組み込み向けシングルチップ・マルチプロセッサ(VSLI一般(ISSCC'03関連特集))
- FPGAプロトタイピングを活用した高性能マイクロコンピュータ"M32R"の開発
- FPGAプロトタイピングを活用した高性能マイクロコンピュータ"M32R"の開発
- FPGAプロトタイピングを活用した高性能マイクロコンピュータ"M32R"の開発
- 4MバイトDRAM内蔵32ビットRISCマイクロコントローラ"M32Rx/D" (特集 システムLSI) -- (システムオンチップ)
- 3.大容量DRAMを内蔵したマイクロプロセッサM32R/D(日本のマイクロプロセッサ技術)
- 16ビットマイクロコントローラ(M16)の高速シミュレータの開発
- 1チップ・マイクロコンピュータM16の開発(2) : パイプラインの状態を考慮した機能検証
- 1チップマイクロコンピュータM16の開発(1) : ハードウェア記述言語を駆使した機能設計
- 1チップマイクロコンピュータM16の機能設計
- テストプログラム自動生成ツール「MTST」によるシステムレベル検証
- テストケース自動生成ツール「Mirage」による1チップCPUプロセッサの機能検証
- B-7-103 ユビキタスセンサーネットワークにおける故障端末特定方法の検討(B-7.情報ネットワーク,一般講演)
- B-7-102 無線センサネットワークの実装/評価(B-7.情報ネットワーク,一般講演)
- VLIWマルチメディアプロセッサD10V (マルチメディア・通信用LSIおよびDSP)
- フレームバッファ操作を高速化したスーパースカラ・マイクロプロセッサ
- 32ビットマイクロプロセッサGMICRO/400の設計手法
- TRON仕様32ビットマイクロプロセッサG_/100 : (1)マイクロプログラムによる高機能命令の実現とその評価
- 1チップCPUプロセッサの設計検証(1)CPUプロセッサの機能モデルの開発
- TRON仕様32ビットマイクロプロセッサG_/100 : (2)関係データベースによるマイクロプログラムの管理とマイクロデコーダの設計
- 三菱電機グループにおけるソフトウェア人材育成の取り組み
- C-12-22 アウト・オブ・オーダ完了機構を備えるRISCプロセッサのメモリ管理部の開発
- B-20-32 センサネットワークの遠隔保守における重要度に基く故障指摘手法(B-20. ユビキタス・センサネットワーク,一般セッション)
- A-21-29 無線センサネットワーク設置に関する検討(A-21.センサネットワーク,一般講演)
- 広域ネットワーク対応遠隔教育支援システム
- 広域ネットワーク対応遠隔教育支援システム
- B-5-141 無線センサネットワークノード(B-5.無線通信システムA(移動通信))
- センサ・ネットワーク
- ユビキタスセンサーネットワーク技術(無線ネットワーク,アドホックネットワーク,センサネットワーク及び一般)
- ユビキタスセンサーネットワーク技術(QoS, 無線ネットワーク,アドホックネットワーク,センサネットワーク及び一般)
- CS-9-2 ユビキタスセンサーネットワーク(CS-9. センサネット: エレクトロニクスと情報技術の融合, エレクトロニクス2)
- B-7-55 無線センサネットワーク用プロトコルの試作/評価(B-7. 情報ネットワーク)
- D-6-9 設計検証の自動化及び評価方法
- 2Q-6 バーチャルリモートPCの開発
- 2Q-5 バーチャルリモートPCのアーキテクチャ
- 汎用マイクロプログラミングツールによる1チップCPUプロセッサのマイクロプログラム開発
- TRON仕様32ビットマイクロプロセッサG_/100 : (3)関係データベースを中心に統合されたマイクロプログラム開発ツール
- VLIWメディアプロセッサD30Vアーキテクチャ
- 1チップCPUプロセッサの設計検証(2)機能モデルと論理モデルの比較による一致検証