1チップマイクロコンピュータM16の開発(1) : ハードウェア記述言語を駆使した機能設計
スポンサーリンク
概要
- 論文の詳細を見る
16ビットのワンチップマイコン「M16」を開発した。M16は、32ビットのデータパスを備え、4段のパイプライン処理によりレジスターレジスタ間演算が1命令/クロックで実行可能なCPU、RAM、タイマなどの周辺機能を備えたマイクロコンピュータである。CPUのトランジスタ数は13.8万で、これを0.8μmCMOSプロセスにより3.7×4.2mm^2に集積している。最近のプロセッサ開発においては、論理合成や自動レイアウトといった設計ツールの進歩とともに、設計効率向上を目的としてハードウェア記述言語を使用したトップダウン設計手法が導入されている。今回、M16の開発においてもCPU部の機能設計にハードウェア記述言語であるVerilog-HDLを使用することで、5名×1年という小人数による短期間の開発を実現することできた。本稿では、M16が採用したハードウェア記述言語による機能設計手法とその効果について報告する。
- 一般社団法人情報処理学会の論文
- 1993-09-27
著者
-
清水 徹
三菱電機(株)LSI研究所
-
岩田 俊一
三菱電機(株)システムLSI開発研究所
-
西川 浩司
三菱電機(株)
-
岩田 俊一
株式会社ルネサステクノロジシステムコア技術統括部
-
清水 徹
(株)ルネサステクノロジシステムコア技術統括部
-
土居 俊雄
三菱電機(株)
-
水垣 重生
三菱電機(株)
-
水垣 重生
三菱電機 北伊丹製作所
-
清水 徹
三菱電機
-
清水 徹
三菱電機(株)
-
岩田 俊一
三菱電機(株)
関連論文
- A1.71M-Transistor CMOS CPU Chip With Testable Cache Architecture(マイクロ・プロセッサ,ニューラルネットワーク)
- A 1.71M-Transistor CMOS CPU Chip With Testable Cache Architecture.
- 16ビットマイクロコントローラ(M16)の高速シミュレータの開発
- CBS-1-6 UHF帯RFIDの課題と対策(7) : バッテリー駆動電子タグ用RF回路(CBS-1.無線電力伝送-RFIDから宇宙太陽発電まで,シンポジウム)
- 3. ユビキタス・コンピューティング時代の組み込みマイクロコンピュータ, SuperHとM32R(実例, 新世代マイクロプロセッサアーキテクチャ(後編))
- マイクロコンピュータと共通のデバッグインタフェースを備えたSoC設計プラットホームの開発(システムLSIのための先進アーキテクチャ論文)
- 組み込み向けシングルチップ・マルチプロセッサ(VSLI一般(ISSCC'03関連特集))
- FPGAプロトタイピングを活用した高性能マイクロコンピュータ"M32R"の開発
- FPGAプロトタイピングを活用した高性能マイクロコンピュータ"M32R"の開発
- FPGAプロトタイピングを活用した高性能マイクロコンピュータ"M32R"の開発
- 4MバイトDRAM内蔵32ビットRISCマイクロコントローラ"M32Rx/D" (特集 システムLSI) -- (システムオンチップ)
- 3.大容量DRAMを内蔵したマイクロプロセッサM32R/D(日本のマイクロプロセッサ技術)
- 16ビットマイクロコントローラ(M16)の高速シミュレータの開発
- 1チップ・マイクロコンピュータM16の開発(2) : パイプラインの状態を考慮した機能検証
- 1チップマイクロコンピュータM16の開発(1) : ハードウェア記述言語を駆使した機能設計
- 1チップマイクロコンピュータM16の機能設計
- CBS-1-6 UHF帯RFIDの課題と対策(7) : バッテリー駆動電子タグ用RF回路(CBS-1.無線電力伝送-RFIDから宇宙太陽発電まで,シンポジウム)
- A-3-2 多重イベント大規模論理検証技術(2) : 多重イベント定義手法(A-3. VLSI設計技術,一般セッション)
- 低電力プロセッサアーキテクチャの現状と諸課題
- 磁界結合パルス伝送方式によるLSIロジックモニター用のフレキシブル高速無線インターフェース(アナログ・デジアナ・センサ,通信用LSI)
- テストケース自動生成ツール「Mirage」による1チップCPUプロセッサの機能検証
- TRON仕様32ビットマイクロプロセッサG_/100 : (1)マイクロプログラムによる高機能命令の実現とその評価
- 1チップCPUプロセッサの設計検証(1)CPUプロセッサの機能モデルの開発
- TRON仕様32ビットマイクロプロセッサG_/100 : (2)関係データベースによるマイクロプログラムの管理とマイクロデコーダの設計
- B-5-110 UHF帯RFID干渉回避策に関する検討(4) : RFIDリーダライタ機能検証機(B-5. 無線通信システムA(移動通信), 通信1)
- B-5-109 UHF帯RFID干渉回避策に関する検討(3) : 予備実験報告(B-5. 無線通信システムA(移動通信), 通信1)
- 16MビットDRAM内蔵32ビットマイクロプロセッサ
- 汎用マイクロプログラミングツールによる1チップCPUプロセッサのマイクロプログラム開発
- TRON仕様32ビットマイクロプロセッサG_/100 : (3)関係データベースを中心に統合されたマイクロプログラム開発ツール
- A-3-3 多重イベント大規模論理検証技術(3) : 多重イベント生成手法(A-3. VLSI設計技術,一般セッション)
- A-3-1 多重イベント大規模論理検証技術(1) : 多重イベント検証方式(A-3. VLSI設計技術,一般セッション)
- A-20-3 UHF帯RFIDシステムにおける通信最適化方式の検討(A-20. スマートインフォメディアシステム,一般セッション)
- B-7-126 多段階LBTによる近接システム間干渉回避方式の実証(B-7.情報ネットワーク,一般講演)
- A-20-2 中距離RFIDセンシング情報結合技術(A-20.スマートインフォメディアシステム,一般講演)
- B-5-15 UHF帯RFIDの課題と対策(3) : リアルタイム化への方式検討(B-5.無線通信システムA(移動通信),一般講演)
- B-5-14 UHF帯RFIDの課題と対策(2) : 高速移動体への適用検討(B-5.無線通信システムA(移動通信),一般講演)
- B-5-13 UHF帯RFIDの課題と対策(1) : RFIDシステム普及への課題と取り組み(B-5.無線通信システムA(移動通信),一般講演)
- 1チップCPUプロセッサの設計検証(2)機能モデルと論理モデルの比較による一致検証
- AS-3-13 タイムスロット方式における輻輳制御アルゴリズムに関する検討(AS-3.将来ライフを拓くユビキタス技術(1)-RFID(ICカード・ICタグ)技術-,シンポジウム)
- AS-3-5 UHF帯RFIDにおけるセキュリティ対策(AS-3.将来ライフを拓くユビキタス技術(1)-RFID(ICカード・ICタグ)技術-,シンポジウム)
- B-5-16 UHF帯RFIDの課題と対策(4) : リーダ/ライタ装置・電子タグ間干渉の回避策検討(B-5.無線通信システムA(移動通信),一般講演)
- D-6-4 組込み向け命令コード最適配置方法について(D-6.コンピュータシステムA(アーキテクチャ),一般セッション)
- A-3-1 非破壊型高速DMA方式(A-3.VLSI設計技術,一般セッション)
- Windows NT/UNIX融合環境における論理検証負荷の分散
- Pentium(R) Pro SMP Bridge Chip Set大規模論理検証技術
- C-12-16 非破壊型高速多量DMA方式実装化の検討(C-12.集積回路,一般セッション)
- D-6-1 組込み向けデータ配置最適化の評価手法について(D-6.コンピュータシステムA(アーキテクチャ),一般セッション)