テストケース自動生成ツール「Mirage」による1チップCPUプロセッサの機能検証
スポンサーリンク
概要
- 論文の詳細を見る
ビジネスコンピュータ用の1チップCPUプロセッサ(170万Tr)を開発した。LSIの設計品質向上のため設計段階で、外部仕様や内部仕様に基づくテストに加えて、ランダムな命令シーケンスによって個々のテスト項目を競合させるランダムテストを行ない、機能検証を実施した。本稿では、テストケース自動生成ツール「Mirage」を用いたランダムテストの概要について報告する。
- 一般社団法人情報処理学会の論文
- 1993-03-01
著者
-
清水 徹
三菱電機(株)LSI研究所
-
中野 哲
三菱電機(株)
-
西川 浩司
三菱電機(株)
-
白井 健治
三菱電機(株)情報技術総合研究所
-
清水 徹
三菱電機株式会社システムLSI事業化推進センター
-
飯田 全広
三菱電機エンジニアリング(株)
-
清水 徹
三菱電機(株)
関連論文
- A1.71M-Transistor CMOS CPU Chip With Testable Cache Architecture(マイクロ・プロセッサ,ニューラルネットワーク)
- A 1.71M-Transistor CMOS CPU Chip With Testable Cache Architecture.
- 16ビットマイクロコントローラ(M16)の高速シミュレータの開発
- CBS-1-6 UHF帯RFIDの課題と対策(7) : バッテリー駆動電子タグ用RF回路(CBS-1.無線電力伝送-RFIDから宇宙太陽発電まで,シンポジウム)
- マイクロコンピュータと共通のデバッグインタフェースを備えたSoC設計プラットホームの開発(システムLSIのための先進アーキテクチャ論文)
- FPGAプロトタイピングを活用した高性能マイクロコンピュータ"M32R"の開発
- FPGAプロトタイピングを活用した高性能マイクロコンピュータ"M32R"の開発
- FPGAプロトタイピングを活用した高性能マイクロコンピュータ"M32R"の開発
- 3.大容量DRAMを内蔵したマイクロプロセッサM32R/D(日本のマイクロプロセッサ技術)
- 16ビットマイクロコントローラ(M16)の高速シミュレータの開発
- 1チップ・マイクロコンピュータM16の開発(2) : パイプラインの状態を考慮した機能検証
- 1チップマイクロコンピュータM16の開発(1) : ハードウェア記述言語を駆使した機能設計
- CBS-1-6 UHF帯RFIDの課題と対策(7) : バッテリー駆動電子タグ用RF回路(CBS-1.無線電力伝送-RFIDから宇宙太陽発電まで,シンポジウム)
- A-3-2 多重イベント大規模論理検証技術(2) : 多重イベント定義手法(A-3. VLSI設計技術,一般セッション)
- テストプログラム自動生成ツール「MTST」によるシステムレベル検証
- テストケース自動生成ツール「Mirage」による1チップCPUプロセッサの機能検証
- TRON仕様32ビットマイクロプロセッサG_/100 : (1)マイクロプログラムによる高機能命令の実現とその評価
- テストプログラム自動生成ツール『MTST』の開発
- 1チップCPUプロセッサの設計検証(1)CPUプロセッサの機能モデルの開発
- TRON仕様32ビットマイクロプロセッサG_/100 : (2)関係データベースによるマイクロプログラムの管理とマイクロデコーダの設計
- B-5-110 UHF帯RFID干渉回避策に関する検討(4) : RFIDリーダライタ機能検証機(B-5. 無線通信システムA(移動通信), 通信1)
- FPGAベース並列マシンRASHでのSAR画像再生処理の適用
- FPGAベース並列マシンRASHでのDES暗号解析処理の改良
- FPGAベース並列マシンRASHでのDES暗号回路の改良
- FPGAベース並列マシンRASHでのDES暗号回路の改良
- FPGAベース並列マシンRASHでのDES暗号回路の改良
- 5H-4 FPGAベース並列マシンRASHのSAR画像再生処理への適用検討(2) : 市販DSPシステムとの比較検討
- 5H-3 FPGAベース並列マシンRASHのSAR画像再生処理への適用検討(1) : RASHでのSAR画像再生処理の実現方式
- タイムメモリトレードオフ解読法に基づく暗号強度評価装置の実現性について
- 5N-9 FPGAによる並列暗号解析装置の構成(2) : ASICとの比較
- 5N-8 FPGAによる並列暗号解析装置の構成(1) : DES暗号等の鍵探索
- 1H-9 FPGAベース並列マシンRASHのシステム機能と構成
- 1H-8 FPGAベース並列マシンRASHの概要
- タイムメモリトレードオフ解読法を用いた暗号強度評価装置
- 並列計算機を用いたタイムメモリトレードオフ法の実現
- B-5-109 UHF帯RFID干渉回避策に関する検討(3) : 予備実験報告(B-5. 無線通信システムA(移動通信), 通信1)
- 汎用マイクロプログラミングツールによる1チップCPUプロセッサのマイクロプログラム開発
- TRON仕様32ビットマイクロプロセッサG_/100 : (3)関係データベースを中心に統合されたマイクロプログラム開発ツール
- A-3-3 多重イベント大規模論理検証技術(3) : 多重イベント生成手法(A-3. VLSI設計技術,一般セッション)
- A-3-1 多重イベント大規模論理検証技術(1) : 多重イベント検証方式(A-3. VLSI設計技術,一般セッション)
- A-20-3 UHF帯RFIDシステムにおける通信最適化方式の検討(A-20. スマートインフォメディアシステム,一般セッション)
- B-7-126 多段階LBTによる近接システム間干渉回避方式の実証(B-7.情報ネットワーク,一般講演)
- A-20-2 中距離RFIDセンシング情報結合技術(A-20.スマートインフォメディアシステム,一般講演)
- テストケース自動生成ツール「Mirage」
- B-5-15 UHF帯RFIDの課題と対策(3) : リアルタイム化への方式検討(B-5.無線通信システムA(移動通信),一般講演)
- B-5-14 UHF帯RFIDの課題と対策(2) : 高速移動体への適用検討(B-5.無線通信システムA(移動通信),一般講演)
- B-5-13 UHF帯RFIDの課題と対策(1) : RFIDシステム普及への課題と取り組み(B-5.無線通信システムA(移動通信),一般講演)
- 基板バイアス自動制御MT-CMOS回路技術を用いたLSIの低消費電力化
- AS-3-13 タイムスロット方式における輻輳制御アルゴリズムに関する検討(AS-3.将来ライフを拓くユビキタス技術(1)-RFID(ICカード・ICタグ)技術-,シンポジウム)
- AS-3-5 UHF帯RFIDにおけるセキュリティ対策(AS-3.将来ライフを拓くユビキタス技術(1)-RFID(ICカード・ICタグ)技術-,シンポジウム)
- B-5-16 UHF帯RFIDの課題と対策(4) : リーダ/ライタ装置・電子タグ間干渉の回避策検討(B-5.無線通信システムA(移動通信),一般講演)
- D-6-4 組込み向け命令コード最適配置方法について(D-6.コンピュータシステムA(アーキテクチャ),一般セッション)
- A-3-1 非破壊型高速DMA方式(A-3.VLSI設計技術,一般セッション)
- Windows NT/UNIX融合環境における論理検証負荷の分散
- Pentium(R) Pro SMP Bridge Chip Set大規模論理検証技術
- スイッチブロックのトポロジに着目したFPGAの配線テスト手法(FPGA設計環境とテスト,FPGA応用及び一般)
- シフタ付きスイッチブロックを用いたFPGA配線構造の設計
- スイッチブロックのトポロジに着目したFPGAの配線テスト手法(FPGA設計環境とテスト,FPGA応用及び一般)
- スイッチブロックのトポロジに着目したFPGAの配線テスト手法(FPGA設計環境とテスト,FPGA応用及び一般)
- クラスタベースFPGAにおける論理ブロック内のローカル配線最適化(FPGA設計環境とテスト,FPGA応用及び一般)
- クラスタベースFPGAにおける論理ブロック内のローカル配線最適化(FPGA設計環境とテスト,FPGA応用及び一般)
- 構成メモリを削減したアダプティブLUTアーキテクチャの提案(リコンフィギャラブルアーキテクチャ)
- ホモジニアスな配線構造によるFPGA設計の容易化(リコンフィギャラブルアーキテクチャ)
- システムの高信頼化に向けたSupervisor Processorの一検討
- システムの高信頼化に向けたSupervisor Processorの一検討
- 自己組織化マップを用いたFPGA配置手法の提案(設計技術・アーキテクチャ)
- 動的再構成システムに向けた部分再構成データの再配置に関する一検討(動的再構成システム)
- LUT間の入力共有に基づく小面積論理クラスタ構造の一提案(設計技術・アーキテクチャ)
- シンベル指数に基づくSOMベースFPGA配置手法 (リコンフィギャラブルシステム)
- 二重冗長ソフトコアプロセッサにおけるソフトエラーの高速復旧技術(最適化技術・高信頼化技術,デザインガイア2011-VLSI設計の新しい大地-)
- C-12-16 非破壊型高速多量DMA方式実装化の検討(C-12.集積回路,一般セッション)
- D-6-1 組込み向けデータ配置最適化の評価手法について(D-6.コンピュータシステムA(アーキテクチャ),一般セッション)
- システムの高信頼化に向けたSupervisor Processorの一検討(ディペンダビリティと評価,組込み技術とネットワークに関するワークショップETNET2012)
- システムの高信頼化に向けたSupervisor Processorの一検討(ディペンダビリティと評価,組込み技術とネットワークに関するワークショップETNET2012)
- FPGA配線部のハードエラー検出および再構成による回避手法(リコンフィギャラブル応用)
- 単一FPGA内における三重冗長モジュールの動的再配置によるハードエラー回避手法(リコンフィギャラブル応用)
- シンベル指数に基づくSOMベースFPGA配置手法(高位合成と開発環境)