シフタ付きスイッチブロックを用いたFPGA配線構造の設計

概要

論文の詳細を見る
FPGA (Field Programmable Gate Array)の全体面積の約9割を占める配線部がデバイス性能に及ぼす影響は非常に大きい.配線部の問題として,信号が混雑している箇所であっても,使うことのできない配線が多く存在することが挙げられる.これはスイッチブロックの柔軟性に起因する.一方,配線構造の柔軟性と面積はトレードオフの関係にあり,配線性の向上のために一方的に柔軟性を向上されることは,面積効率の悪化を招くことになる.そこで本稿では,少ないリソースの追加でのFPGAの配線性向上を目的とした,シフタ付きスイッチブロック構造を提案する.また,シフタ付きスイッチブロックの設計をe-Shuttle 65nmスタンダードセルを用いて行う.レイアウト設計より得られた評価結果より,スイッチブロック同士の面積比較で14.8%増加,タイル階層の面積比較で9.5%の増加となった.また,信号伝搬の迂回が発生している経路においては,迂回の解消と遅延削減効果が見られた.
2011-01-18