飯田 全広 | 三菱電機エンジニアリング(株)
スポンサーリンク
概要
関連著者
-
飯田 全広
三菱電機エンジニアリング(株)
-
尼崎 太樹
熊本大学大学院自然科学研究科
-
飯田 全広
熊本大学大学院自然科学研究科
-
末吉 敏則
熊本大学大学院自然科学研究科
-
末吉 敏則
熊本大学大学院自然科学研究科情報電気電子工学専攻
-
尼崎 太樹
熊本大学大学院自然科学研究科情報電気電子工学専攻
-
久我 守弘
熊本大学大学院自然科学研究科
-
中島 克人
三菱電機株式会社本社
-
浅見 廣愛
三菱電機(株)
-
浅見 廣愛
三菱電機株式会社情報技術総合研究所
-
中島 克人
三菱電機株式会社情報技術総合研究所
-
中島 克人
三菱電機(株)情報電子研究所
-
森 伯郎
三菱電機(株)
-
中島 克人
三菱電機(株)
-
井上 万輝
熊本大学大学院自然科学研究科
-
一ノ宮 佳裕
熊本大学大学院自然科学研究科
-
高橋 勝己
三菱電機(株)
-
高橋 勝己
三菱電機株式会社情報技術総合研究所
-
藤野 誠
熊本大学大学院自然科学研究科
-
田中 宏樹
浜松医科大学第二外科
-
田中 宏樹
堀川病院外科
-
宮田 裕行
三菱電機株式会社
-
水上 雄介
三菱電機株式会社
-
田中 宏樹
熊本大学工学部
-
吉浦 紗也加
熊本大学工学部
-
高橋 勝己
三菱電機(株)情報技術総合研究所電子システム技術部
-
松本 勉
横浜国立大学大学院環境情報学府
-
宮田 裕行
三菱電機(株)情報システム研究所
-
佐藤 裕幸
三菱電機(株)
-
水野 政治
三菱電機(株)情報技術総合研究所
-
松本 勉
横浜国立大学
-
宮田 裕行
三菱電機(株)
-
水上 雄介
三菱電機(株)
-
用正 博紀
熊本大学大学院自然科学研究科
-
水野 政治
三菱電機(株)
-
田中 宏樹
浜松医科大学第二外科・血管外科
-
益満 裕司
熊本大学大学院自然科学研究科
-
宇佐川 貞幹
熊本大学大学院自然科学研究科
-
清水 徹
三菱電機(株)LSI研究所
-
宮田 裕行
三菱電機株式会社情報技術総合研究所
-
中野 哲
三菱電機(株)
-
西川 浩司
三菱電機(株)
-
白井 健治
三菱電機(株)情報技術総合研究所
-
清水 徹
三菱電機株式会社システムLSI事業化推進センター
-
森 伯郎
三菱電機株式会社
-
山崎 弘巳
三菱電機株式会社
-
新留 勝広
三菱電機エンジニアリング(株)
-
吉澤 孔明
熊本大学大学院自然科学研究科
-
清水 徹
三菱電機(株)
-
一ノ宮 佳裕
熊本大学大学院自然科学研究科:日本学術振興会
-
田浦 健
熊本大学大学院自然科学研究科
-
高橋 知也
熊本大学大学院自然科学研究科
-
友成 恭章
熊本大学大学院自然科学研究科
-
田中 宏樹
熊本大学大学院自然科学研究科
-
西谷 祐樹
熊本大学大学院自然科学研究科
-
濱田 哲郎
熊本大学大学院自然科学研究科
著作論文
- テストケース自動生成ツール「Mirage」による1チップCPUプロセッサの機能検証
- FPGAベース並列マシンRASHでのSAR画像再生処理の適用
- FPGAベース並列マシンRASHでのDES暗号解析処理の改良
- FPGAベース並列マシンRASHでのDES暗号回路の改良
- FPGAベース並列マシンRASHでのDES暗号回路の改良
- FPGAベース並列マシンRASHでのDES暗号回路の改良
- 5H-4 FPGAベース並列マシンRASHのSAR画像再生処理への適用検討(2) : 市販DSPシステムとの比較検討
- 5H-3 FPGAベース並列マシンRASHのSAR画像再生処理への適用検討(1) : RASHでのSAR画像再生処理の実現方式
- タイムメモリトレードオフ解読法に基づく暗号強度評価装置の実現性について
- 5N-9 FPGAによる並列暗号解析装置の構成(2) : ASICとの比較
- 5N-8 FPGAによる並列暗号解析装置の構成(1) : DES暗号等の鍵探索
- 1H-9 FPGAベース並列マシンRASHのシステム機能と構成
- 1H-8 FPGAベース並列マシンRASHの概要
- タイムメモリトレードオフ解読法を用いた暗号強度評価装置
- 並列計算機を用いたタイムメモリトレードオフ法の実現
- スイッチブロックのトポロジに着目したFPGAの配線テスト手法(FPGA設計環境とテスト,FPGA応用及び一般)
- シフタ付きスイッチブロックを用いたFPGA配線構造の設計
- スイッチブロックのトポロジに着目したFPGAの配線テスト手法(FPGA設計環境とテスト,FPGA応用及び一般)
- スイッチブロックのトポロジに着目したFPGAの配線テスト手法(FPGA設計環境とテスト,FPGA応用及び一般)
- クラスタベースFPGAにおける論理ブロック内のローカル配線最適化(FPGA設計環境とテスト,FPGA応用及び一般)
- クラスタベースFPGAにおける論理ブロック内のローカル配線最適化(FPGA設計環境とテスト,FPGA応用及び一般)
- 構成メモリを削減したアダプティブLUTアーキテクチャの提案(リコンフィギャラブルアーキテクチャ)
- ホモジニアスな配線構造によるFPGA設計の容易化(リコンフィギャラブルアーキテクチャ)
- システムの高信頼化に向けたSupervisor Processorの一検討
- システムの高信頼化に向けたSupervisor Processorの一検討
- 自己組織化マップを用いたFPGA配置手法の提案(設計技術・アーキテクチャ)
- 動的再構成システムに向けた部分再構成データの再配置に関する一検討(動的再構成システム)
- LUT間の入力共有に基づく小面積論理クラスタ構造の一提案(設計技術・アーキテクチャ)
- シンベル指数に基づくSOMベースFPGA配置手法 (リコンフィギャラブルシステム)
- 二重冗長ソフトコアプロセッサにおけるソフトエラーの高速復旧技術(最適化技術・高信頼化技術,デザインガイア2011-VLSI設計の新しい大地-)
- システムの高信頼化に向けたSupervisor Processorの一検討(ディペンダビリティと評価,組込み技術とネットワークに関するワークショップETNET2012)
- システムの高信頼化に向けたSupervisor Processorの一検討(ディペンダビリティと評価,組込み技術とネットワークに関するワークショップETNET2012)
- FPGA配線部のハードエラー検出および再構成による回避手法(リコンフィギャラブル応用)
- 単一FPGA内における三重冗長モジュールの動的再配置によるハードエラー回避手法(リコンフィギャラブル応用)
- シンベル指数に基づくSOMベースFPGA配置手法(高位合成と開発環境)