FPGAベース並列マシンRASHでのDES暗号回路の改良
スポンサーリンク
概要
- 論文の詳細を見る
我々はFPGAを主体とする可変構造型計算機として, FPGAベース並列マシンRASH(Reconfigurable Architecture based on Scalable Hardware)を試作し, DES(Data Encryption Standard)を始めとする秘密鍵暗号の鍵探索処理が高速に行えることを実証した.今回, RASHでのDESの鍵探索処理の更なる高速化を目的としてFPGA上での回路について検討, 改良を行った.DESのアルゴリズムをFPGAに適した回路にすることにより, 鍵探索処理性能をFPGA当り4倍まで向上させることができた.1ユニットのRASHシステムで1.39G鍵 / 秒の性能となる.
- 社団法人電子情報通信学会の論文
- 2000-01-12
著者
-
浅見 廣愛
三菱電機(株)
-
中島 克人
三菱電機(株)情報電子研究所
-
森 伯郎
三菱電機(株)
-
飯田 全広
三菱電機エンジニアリング(株)
-
浅見 廣愛
三菱電機株式会社情報技術総合研究所
-
中島 克人
三菱電機株式会社情報技術総合研究所
-
中島 克人
三菱電機株式会社本社
-
中島 克人
三菱電機(株)
関連論文
- A-4-24 信号処理用機能再構成型システム(A-4. ディジタル信号処理)
- 共有メモリマルチプロセッサにおけるガーベジコレクションの並列実行と評価 (並列処理)
- 共有メモリマルチプロセッサにおけるガーベジコレクションの並列実行と評価
- 共有メモリ結合マルチプロッセサにおけるKL1向きガーベジコレクション : MRBを用いた最適化と並列実行
- 画像処理プラットフォームRASH-IPの構成
- GAを用いたLSIマルチワイヤリング最適設計ツールの実装
- LSIパッケージリードフレーム設計環境 (LEAF)
- 1.2GFLOPSニューロチップ用S/Wシミュレータの開発
- ニューロ応用スケジューリングシステム(遺伝的アルゴリズムとニューラルネットワーク)
- PIM/m要素プロセッサのアーキテクチャ
- B-2-55 簡易プロセッサコアを用いた固有値分解の実装(B-2.宇宙・航行エレクトロニクス,一般セッション)
- テストケース自動生成ツール「Mirage」による1チップCPUプロセッサの機能検証
- 分子ポテンシャル最小化問題に関する並列局所探索法の比較評価
- 大規模並列交通シミュレータの実現と負荷分散方式の評価 (新しいシステムソフトウェア)
- 空間的影響範囲を考慮した分散論理時刻管理方式 : Breathing Space-Time Bucketsアルゴリズム
- 並列交通シミュレータにおける時刻管理方式の比較検討
- オブジェクト指向並列シミュレーション技術に基づく交通シミュレータの実装と評価
- 3D-2 分散型並列パラメータサーベイ支援ツールParaVEYの熱解析への適用
- 時空間構造を導入したオブジェクト指向モデル
- 時空間オブジェクトモデルの基本設計 : ミクロ交通シミュレーションへの適用検討
- FPGAベース並列マシンRASHでのSAR画像再生処理の適用
- FPGAベース並列マシンRASHでのDES暗号解析処理の改良
- FPGAベース並列マシンRASHでのDES暗号回路の改良
- FPGAベース並列マシンRASHでのDES暗号回路の改良
- FPGAベース並列マシンRASHでのDES暗号回路の改良
- 5H-4 FPGAベース並列マシンRASHのSAR画像再生処理への適用検討(2) : 市販DSPシステムとの比較検討
- 5H-3 FPGAベース並列マシンRASHのSAR画像再生処理への適用検討(1) : RASHでのSAR画像再生処理の実現方式
- タイムメモリトレードオフ解読法に基づく暗号強度評価装置の実現性について
- 5N-9 FPGAによる並列暗号解析装置の構成(2) : ASICとの比較
- 5N-8 FPGAによる並列暗号解析装置の構成(1) : DES暗号等の鍵探索
- 1H-9 FPGAベース並列マシンRASHのシステム機能と構成
- 1H-8 FPGAベース並列マシンRASHの概要
- タイムメモリトレードオフ解読法を用いた暗号強度評価装置
- 並列計算機を用いたタイムメモリトレードオフ法の実現
- ワークステーションクラスタを用いた放射線治療計画の高速化
- Linux Alphaクラスタを用いた放射線治療計画の高速化
- Linux Alphaクラスタを用いた放射線治療計画の高速化
- 遺伝的アルゴリズムを用いた2段階方式による粒子線治療装置スケジューリングシステム
- 1M-7 ワークステーションクラスタを用いた放射線治療計画の高速化 : システム概要と予備評価実験
- 並列計算機を用いた治療計画の高速処理システムの設計
- 粒子線治療装置スケジュールへのGAの適用 : 治療順スケジュール
- 粒子線治療装置スケジュールへのGAの適用 : 治療日スケジュール
- 粒子線治療装置スケジューリングシステム : 治療順スケジュール
- 粒子線治療装置スケジューリングシステム : 治療日スケジュール
- 粒子線治療装置スケジューリングシステム : システム概要
- B-2-26 SAR画像再生処理の回路構成検討(B-2.宇宙・航行エレクトロニクス,一般セッション)
- B-2-36 高感度GPS信号処理の高速化について(B-2.宇宙・航行エレクトロニクス,一般講演)
- 高感度GPS信号処理におけるコヒーレント積分の高速化手法(レーダとその応用,及び一般)
- C-12-12 高感度GPS信号処理回路の構成について(C-12. 集積回路B(ディジタル), エレクトロニクス2)
- 高感度GPS信号処理回路の構成と高速化について(回路およびチップ構成法, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2005))
- 高感度GPS信号処理回路の構成と高速化について
- センサ信号処理用機能再構築型システムの構成と制御方式(専用システム)
- 画像処理プラットフォームRASH-IPの構成
- 人工衛星運用スケジューリングへの遺伝的アルゴリズムの適用
- 介護サービススケジューリング問題への遺伝的アルゴリズムおよびタブーサーチの適用とその比較
- 介護サービススケジューリング問題への遺伝的アルゴリズムおよびタブーサーチの適用とその比較
- 分散型並列パラメタサーベイ支援ツールParaVEY
- ニューロチップの最近の話題
- 高感度GPS信号処理回路の構成と高速化について(回路およびチップ構成法, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2005))
- WSクラスタ上の並列ジョブ実行支援ツールの試作
- B-2-31 多目標追尾アルゴリズムの探索枝分配による並列処理
- 疎結合型マルチプロセッサ上の拡散型動的負荷分散方式 : LLS-G 方式
- (アーキテクチャとソフトウェアの協調技術)SAR画像再生処理の高速化 : キャッシュアクセスを考慮したコーナーターンの1改善法(オブジェクト指向技術)
- キャッシュラインを考慮したコーナーターン法の改善
- キャッシュラインを考慮したコーナーターン法の改善
- B-2-46 SMPでのSAR画像再生処理の並列化評価
- 2000-HPC-82-30 SMPでのSAR画像再生処理の並列化 : キャッシュを活かしたコーナーターン方法と性能評価
- SAR画像再生処理における並列処理方式の比較検討
- 1D-7 画像分割方式によるSAR画像再生の並列処理方式の基礎検討
- 二次元FFTの並列化と画像相関処理への適用性
- 多目標追尾アルゴリズム航跡型MHTの並列化 : 解候補生成の並列化とその評価
- 分散型並列処理支援ツールParaJET
- スイッチブロックのトポロジに着目したFPGAの配線テスト手法(FPGA設計環境とテスト,FPGA応用及び一般)
- シフタ付きスイッチブロックを用いたFPGA配線構造の設計
- スイッチブロックのトポロジに着目したFPGAの配線テスト手法(FPGA設計環境とテスト,FPGA応用及び一般)
- スイッチブロックのトポロジに着目したFPGAの配線テスト手法(FPGA設計環境とテスト,FPGA応用及び一般)
- クラスタベースFPGAにおける論理ブロック内のローカル配線最適化(FPGA設計環境とテスト,FPGA応用及び一般)
- クラスタベースFPGAにおける論理ブロック内のローカル配線最適化(FPGA設計環境とテスト,FPGA応用及び一般)
- 構成メモリを削減したアダプティブLUTアーキテクチャの提案(リコンフィギャラブルアーキテクチャ)
- ホモジニアスな配線構造によるFPGA設計の容易化(リコンフィギャラブルアーキテクチャ)
- B-2-2 SAR画像再生処理用の位相算出回路の小型化(B-2. 宇宙・航行エレクトロニクス,一般セッション)
- B-2-1 SAR信号処理の小型ボードへの実装検討(B-2. 宇宙・航行エレクトロニクス,一般セッション)
- システムの高信頼化に向けたSupervisor Processorの一検討
- システムの高信頼化に向けたSupervisor Processorの一検討
- 自己組織化マップを用いたFPGA配置手法の提案(設計技術・アーキテクチャ)
- 動的再構成システムに向けた部分再構成データの再配置に関する一検討(動的再構成システム)
- LUT間の入力共有に基づく小面積論理クラスタ構造の一提案(設計技術・アーキテクチャ)
- シンベル指数に基づくSOMベースFPGA配置手法 (リコンフィギャラブルシステム)
- 二重冗長ソフトコアプロセッサにおけるソフトエラーの高速復旧技術(最適化技術・高信頼化技術,デザインガイア2011-VLSI設計の新しい大地-)
- システムの高信頼化に向けたSupervisor Processorの一検討(ディペンダビリティと評価,組込み技術とネットワークに関するワークショップETNET2012)
- システムの高信頼化に向けたSupervisor Processorの一検討(ディペンダビリティと評価,組込み技術とネットワークに関するワークショップETNET2012)
- FPGA配線部のハードエラー検出および再構成による回避手法(リコンフィギャラブル応用)
- 単一FPGA内における三重冗長モジュールの動的再配置によるハードエラー回避手法(リコンフィギャラブル応用)
- シンベル指数に基づくSOMベースFPGA配置手法(高位合成と開発環境)
- B-2-3 SAR画像再生処理回路の実装評価(B-2.宇宙・航行エレクトロニクス,一般セッション)
- B-2-4 SAR信号処理の固定小数点演算による実装検討(B-2.宇宙・航行エレクトロニクス,一般セッション)
- SAR画像再生処理回路の小型実装と精度評価(レーダ信号処理及び一般)
- B-2-14 SAR信号処理の浮動小数点演算による実装検討(B-2.宇宙・航行エレクトロニクス,一般セッション)
- B-2-11 SARにおけるPGA処理の高速化方式の検討(B-2.宇宙・航行エレクトロニクス,一般セッション)
- B-2-19 SAR信号処理の固定小数点演算における位相誤差(B-2.宇宙・航行エレクトロニクス)