粒度可変構造をもつ再構成論理セルアーキテクチャ(ハードウェア,<特集>ユビキタス時代の情報基盤技術論文)

概要

論文の詳細を見る
RLD(Reconfigurable Logic Device)のアーキテクチャは,論理ブロックで扱う演算粒度(尺度)の違いにより,細粒度方式と粗粒度方式の2種類に大別できる.どちらの粒度方式も固定であるため,自らの構造に適したアプリケーションでしかその性能を発揮できない.我々は,4ビットリプルキャリーアダーを基本とし,コンフィギュレーションメモリビットを追加した論理セルVGLC(Variable Grain Logic Cell)を提案する.VGLGは加算器のもつゲート構造を利用することで,算術演算のみならずランダムロジック演算を行うことができる.本論文では,提案論理セルの構造と機能を示し,VGLCに合わせたマッピング方法を示す.そして,提案論理セルを実装面積,遅延及びコンフィギュレーションメモリビット数の側面から評価する.その結果,実装面積で最大54.6%,遅延において最大49.7%改善することができた.また,コンフィギュレーションメモリビット数を最大48.5%削減できた.
社団法人電子情報通信学会の論文
2007-06-01